栅极驱动电路单元及栅极驱动电路制造技术

本发明专利技术公开了一种栅极驱动电路单元，包括信号输入接口，接收输入脉冲信号；信号输出接口，输出栅极驱动信号；第一晶体管，在第一时钟信号控制下将输入脉冲信号送到第二晶体管的控制极，当第一时钟信号和输入脉冲信号为高电平时，为第二晶体管提供开启电压，当第一时钟信号为高电平、输入信号为低电平时，下拉第二晶体管控制极的电位，使第二晶体管关断；第二晶体管，在开启状态下将第二时钟信号送到信号输出接口，当第二时钟信号变为高电平时使信号输出接口输出栅极驱动信号，当第二时钟信号为低电平时下拉信号输出接口电压；第一时钟信号和第二时钟信号周期和占空比相同，第一时钟信号的高电平比第二时钟信号的高电平提前到来。本发明专利技术能减小栅极驱动电路的面积。

【技术实现步骤摘要】

本专利技术涉及电子领域，特别涉及一种面板装置的栅极驱动电路单元及栅极驱动电路。
技术介绍
栅极驱动电路是平板显示器的重要构成部件之一。近年来，集成栅极驱动电路成为平板显示技术的热点研究。所谓集成栅极驱动电路指的是栅极驱动电路由薄膜晶体管 (TFT)构成，并且栅极驱动电路与面板中的像素TFT同时制作并形成于显示基 板之上。栅极驱动电路的集成化设计不仅能够减少外围栅极驱动芯片的数量和驱动芯片的压封工序，还能够减轻面板质量，减薄面板的厚度，让面板的边框变窄、外观更美观，使显示面板的总体成本降低，显示模组更加紧凑，显示面板的机械和电学可靠性得以加强。此夕卜，采用集成栅极驱动电路之后，可以通过增加栅极驱动线的数量以减少源驱动线的数量， 从而达到进一步减少外围驱动芯片的数量，节省成本和增加面板可靠性的目的。现在，人们倾向于采用非晶硅TFT实现集成栅极驱动电路。这主要是由于非晶硅 TFT工艺具有加工温度低、器件性能均勻、成本低、适用于大面积显示的特点。但是，非晶硅TFT存在载流子迁移率低，阈值电压漂移的问题，因此，一般要采用自举的方式提高TFT 的驱动能力，采用半周期偏置的方式抑制下拉TFT阈值电压的漂移。此外，现行的非晶硅 TFT工艺是非自对准的，寄生电容大，这带来较显著的时钟馈通效应(clock feed through effect)0先前报道的栅极驱动电路方案中，为了抑制时钟馈通效应，电路单元的晶体管数量达到十个甚至以上，不仅总器件的数量多、连接复杂、版图面积大，而且成品率也较低。例如，图ι所示的是Seung-hwan Moon等人(美国专利号7486269)公开的一种栅极驱动电路单元，该栅极驱动电路单元要用到九个晶体管和一个电容，电路连接复杂，版图面积大。
技术实现思路
本专利技术提供了一种栅极驱动电路单元以及栅极驱动电路，减小了电路的面积，提高了其稳定性。为解决上述技术问题，本专利技术采用了如下的技术方案一方面，本专利技术公开了一种栅极驱动电路单元，包括信号输入接口，用于接收输入脉冲信号；信号输出接口，用于输出栅极驱动信号；第一晶体管，其控制极响应第一时钟信号，第一主电流导通极耦合到信号输入接口，第二主电流导通极耦合到第二晶体管的控制极，用于在第一时钟信号控制下将输入脉冲信号传送到第二晶体管的控制极当第一时钟信号和输入信号为高电平时，为第二晶体管提供开启电压，当第一时钟信号为高电平、输入信号为低电平时，下拉第二晶体管控制极的电位，使第二晶体管关断；第二晶体管，其第一主电流导通极输入第二时钟信号，第二主电流导通极耦合到信号输出接口，用于在开启状态下将第二时钟信号传送到信号输出接口 当第二时钟信号变为高电平时上拉信号输出接口的电压，当第二时钟信号变为低电平时下拉信号输出接口的电压； 所述第一时钟信号和第二时钟信号的周期和占空比都相同，并且第一时钟信号的高电平比第二时钟信号的高电平提前到来。上述的栅极驱动电路单元的一个实施例中，还包括第三晶体管，所述第三晶体管的控制极输入第一时钟信号，其第一主电流导通极耦合到信号输出接口，其第二主电流导通极耦合到低电平电源，用于在第二晶体管关断时释放信号输出接口的电荷。上述的栅极驱动电路单元的一个实施例中，还包括第四晶体管，所述第四晶体管的控制极输入第三时钟信号，其第一主电流导通极耦合到信号输出接口，其第二主电流导通极耦合到低电平电源，用于在第二晶体管关断时释放信号输出接口的电荷。上述的栅极驱动电路单元的一个实施例中，所述第一时钟信号、第二时钟信号和第三时钟信号是周期相同的N相时钟信号，其中，N为大于或等于4的整数；所述一个相位的值等于2 π /N，所述第一时钟信号比第二时钟信号超前一个相位，所述第三时钟信号比第二时钟信号滞后两个相位。上述的栅极驱动电路单元的一个实施例中，还包括第三晶体管，所述第三晶体管的控制极输入第三时钟信号，其第一主电流导通极耦合到信号输出接口，其第二主电流导通极耦合到低电平电源，用于在第二晶体管关断时释放信号输出接口的电荷。上述的栅极驱动电路单元的一个实施例中，还包括第四晶体管，所述第四晶体管的控制极输入第四时钟信号，其第一主电流导通极耦合到信号输出接口，其第二主电流导通极耦合到低电平电源，用于在第二晶体管关断时释放信号输出接口的电荷。上述的栅极驱动电路单元的一个实施例中，所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号是周期相同的M相时钟信号，其中，M为大于或等于6的整数； 所述一个相位的值等于2 π/Μ，所述第一时钟信号比第二时钟信号超前一个相位，所述第三时钟信号比第二时钟信号滞后两个相位，所述第四时钟信号比第二时钟信号滞后四个相位。上述的栅极驱动电路单元的一个实施例中，还包括复位模块，所述复位模块在复位信号的控制下，在输入脉冲信号和时钟信号都为低电平时释放第二晶体管控制极的电荷。上述的栅极驱动电路单元的一个实施例中，所述复位模块包括第五晶体管，所述第五晶体管的控制极输入复位信号，其第一主电流导通极耦合到第二晶体管的控制极，第二主电流导通极耦合到低电平电源，用于在复位信号为高电平、输入脉冲信号和时钟信号都为低电平时将第二晶体管的控制耦合到低电平电源。另一方面，本专利技术还公开了一种栅极驱动电路包括多级串接的栅极驱动电路单元，前一级栅极驱动电路单元的信号输出接口耦合到后一级栅极驱动电路单元的信号输入接口，其特征在于，至少一个栅极驱动电路单元为权利要求1至7中任一项所述的栅极驱动电路单元，并且栅极驱动电路由K相时钟控制，其中K为大于或等于4的整数；所述一个相位的值等于2 π /K，且后一级栅极驱动电路单元的时钟信号比前一级栅极驱动电路单元的相应的时钟信号滞后一个相位。上述栅极驱动电路单元的一个实施例中，还包括一初始级栅极驱动电路单元，所述初始级栅极驱动电路单元的输出接口耦合至第一级栅极驱动电路单元的信号输入接口， 所述初始栅极驱动电路单元的输出接口连接到栅线，且该栅线上不连接像素。此外，本专利技术还公开了一种显示装置，面板，所述面板包括二维像素阵列以及与像素阵列相连的第一方向的多条数据线和第二方向的多条栅极扫描线；数据驱动电路，用于给所述数据线提供图像信号；其特征在于还包括如上述的栅极驱动电路，用于给所述栅极扫描线提供驱动信号。和现有技术相比，本专利技术的有益效果在于本专利技术通过多相时钟的电路设计，采用较少的晶体管即可完成栅极驱动电路的功能，降低了电路设计的复杂程度，减小了栅极驱动电路的面积。同时，本专利技术的多相时钟电路还可以更有效地抑制时钟馈通效应，提高了栅极驱动电路的稳定性。附图说明图1示例性地描述了现有技术中一种栅极驱动电路单元；图2示例性地描述了一种带有集成栅极驱动电路的液晶面板；图3示例性地描述了本专利技术的一种栅极驱动电路单元；图4示例性地描述了本专利技术的一种栅极驱动电路单元工作的时序；图5示例性地描述了本专利技术的一种栅极驱动电路，图中采用四相交叠时钟控制；图6示例性地描述了本专利技术的一种采用四相交叠时钟控制的栅极驱动电路的时序；图7示例性地描述了本专利技术的另一种栅极驱动电路单元；图8示例性地描述了本专利技术的另一种栅极驱动电路单元工作的时序；图9示例性地描述了本专利技术的另一种栅极驱动电路，图中采用六相交叠时钟控制；图10示例性地描述了本专利技术的另一种采用六相交叠时钟本文档来自技高网...

【技术保护点】
１．一种栅极驱动电路单元，其特征在于，包括：信号输入接口，用于接收输入脉冲信号；信号输出接口，用于输出栅极驱动信号；第一晶体管，其控制极响应第一时钟信号，第一主电流导通极耦合到信号输入接口，第二主电流导通极耦合到第二晶体管的控制极，用于在第一时钟信号控制下将输入脉冲信号传送到第二晶体管的控制极，当第一时钟信号和输入脉冲信号为高电平时，为第二晶体管提供开启电压，当第一时钟信号为高电平、输入脉冲信号为低电平时，下拉第二晶体管控制极的电位，使第二晶体管关断；第二晶体管，其第一主电流导通极输入第二时钟信号，第二主电流导通极耦合到信号输出接口，用于在开启状态下将第二时钟信号传送到信号输出接口，以便当第二时钟信号变为高电平时上拉信号输出接口的电压，当第二时钟信号变为低电平时下拉信号输出接口的电压；所述第一时钟信号和第二时钟信号的周期和占空比都相同，并且第一时钟信号的高电平比第二时钟信号的高电平提前到来。

【技术特征摘要】

【专利技术属性】
技术研发人员：张盛东，廖聪维，陈韬，刘晓明，戴文君，钟德镇，简庭宪，
申请(专利权)人：北京大学深圳研究生院，昆山龙腾光电有限公司，
类型：发明
国别省市：94