一种低压增强的自举电路制造技术

本实用新型专利技术提供的低压增强的自举电路，包括：电压比较模块、选择模块、电压调整器和开关管；电压比较模块将采集的电压和预定阀值电压比较，将比较结果发送给选择模块；当比较结果为采集的电压大于预定阀值电压时，选择模块选择输入电压通过电压调整器为直流降压电路的自举端供电；当比较结果为采集的电压小于或等于预定阀值电压时，选择模块选择输入电压通过闭合的开关管为直流降压电路的自举端供电。当输入电压大于预定阀值电压时，输入电压通过电压调整器在放电周期向Ｃｂｏｏｓｔ充电，当输入电压小于或等于预定阀值电压时，输入电压通过导通的开关管向Ｃｂｏｏｓｔ供电。这样采取二元工作方案，可以降低输入电压对自举电路的影响。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及驱动电路
，特别涉及一种低压增强的自举电路。
技术介绍
随着直流降压集成电路的发展，输入电压的范围要求越来越宽。一方面是为了适 应在某些输入电压波动很大的场合应用，另一方面也可以简化上游厂商的材料维护及使用 成本。参见图1，该图为现有技术中带外置肖特基管的同步直流降压电路中自举低压驱 动电路。为了能在更低的电压下工作，传统直流降压电路要求输入电压PVIN为较低电压 时，外接一个从输入端到自举端BS的肖特基管Dl。该自举低压驱动电路分为电感L的充电 周期和放电周期。在电感L的充电周期，上功率管m导通，下功率管N2截止，电流从PVIN流经上功 率管m到电感L，再分别通过输出电容Cout、反馈电阻Rl及R2和负载到地。在电感L的 充电过程中，PVIN既向电感L充入能量，同时又提供了此周期的负载电流。SW近似为PVIN 电平，此时BS端到地的电平为SW端的电平加上电容Cboost上的电平。在电感L的放电周期，上功率管m截止，下功率管N2导通，电感L存储的能量分 别通过输出电容Cout、反馈电阻Rl及R2和负载到地，再通过下功率管N2到电感L。Sff端 近似为地电位，PVIN通过电压调整器向电容Cboost充电。图2是现有技术中带外置肖特基管的非同步直流降压电路中自举低压驱动电路。 需要说明的是，非同步与同步的区别是非同步中用二极管D2来代替同步中的下功率管N2。下面结合图3详细介绍图1和图2中的电压调整器的内部结构图。在图3中，VIN215为外接电源；Vref201为内部参考电源；BJT203和BJT204为输入差分NPN管。图3中的小的虚框内的电路可以等效为一个运放，用217表示。当运放217平衡 时，电阻207乘以流过其上的电流为功率PMOS管208的驱动电压。随着BJT203和BJT204 输入端不平衡，则电阻207上的电流增加，直至达到最大驱动能力。但电阻207与NJFET205 结合点的电压不能无限降低，最终使BJT203饱和，电流源Isink电流沉饱和。当SW为高电平时，二极管214反向截止。当SW为低电平时，分压电阻212与213 分压，并将分压电压反馈给运放217。传统电路的缺点是电阻207的端电压受限，随着PVIN的降低，BJT203进入饱和区， 其最低电压为Vref-0. 4V。由此，功率PMOS管208的栅源驱动电压只有Vin_Vref+0. 4V。从 图3中，可以通过降低Vref来提高低压的驱动能力。但最低只能使功率PMOS管208的栅 源电压达到Vin-0. 4V。这样，当功率PMOS管208的栅源电压较低时，将导致自举低压驱动 电路中的上功率管m不能成功开启，这个将造成整个直流降压电路的开关功耗增大，进而3导致整个直流降压电路进入过温保护状态。
技术实现思路
本技术要解决的技术问题是提供一种低压增强的自举电路，能够保证在较低 的输入电压时，整个自举低压驱动电路有更强的驱动能力。本技术实施例提供一种低压增强的自举电路，包括电压比较模块、选择模 块、电压调整器和开关管；所述电压比较模块将采集的电压和预定阀值电压比较，将比较结果发送给所述选 择模块；当所述比较结果为采集的电压大于预定阀值电压时，所述选择模块选择将输入电 压通过所述电压调整器为直流降压电路的自举端供电；当所述比较结果为采集的电压小于 或等于预定阀值电压时，所述选择模块选择将输入电压通过闭合的所述开关管为所述直流 降压电路的自举端供电。优选地，所述采集的电压为所述输入电压或电压调整器的内部电压。优选地，当所述采集的电压为所述输入电压时，所述电压比较模块包括由第一 PMOS管和第二 PMOS管组成的第一镜像电流源，NJFET管的漏极连接输入 电压PVIN，源极连接第一 PMOS管的源极和第二 PMOS管源极；第一 PMOS管的漏极通过第一电流源Isink接地，同时第一 PMOS管的漏极连接RS 触发器的复位端R ；第一 PMOS管的栅极和第二 PMOS管的栅极耦接；第二 PMOS管的栅极和漏极耦接，第二 PMOS管的漏极连接第一 NPN管的集电极；第一 NPN管的基极依次通过串联的第二开关S2和参考电压源Vref接地；第一NPN管的基极依次通过串联的第一电阻和第一开关Sl接地；电压调整器中的 运放中的第二 NPN管的基极通过所述第一开关Sl接地；所述第一 NPN管的发射极连接所述第二 NPN管的集电极；RS触发器的输出端Q连接所述选择模块的输入端。优选地，当所述采集的电压为所述输入电压时，所述选择模块包括第三PMOS管和第四PMOS管组成的第二镜像电流源，第三PMOS管的源极和第四 PMOS管的源极均连接电源VDD ；第三PMOS管的栅极连接第四PMOS管的栅极；第四PMOS管 的漏极和栅极耦接；RS触发器的置位端S连接第三PMOS管的漏极；第三PMOS管的漏极通过第二电流源Isink2接地；RS触发器的输出端Q通过驱动模块连接第一 NMOS管的栅极，第一 NMOS管的源极 通过第二电阻接地，漏极连接电压调整器中的功率PMOS管的栅极；第四PMOS管的集电极连接第四PMOS管的漏极，第四NPN管的发射极接地，第四 NPN管的基极通过所述第二电阻接地。与现有技术相比，本技术具有以下优点该低压增强的自举电路，包括电压比较模块、选择模块和开关管，当电压比较模块 采集的电压大于预定阀值电压时，选择模块选择输入电压通过电压调整器为直流降压电路的自举端供电；当电压比较模块采集的电压小于或等于预定阀值电压时，所述选择模块选 择输入电压通过闭合的所述开关管为所述直流降压电路的自举端供电。本技术通过 选择模块根据电压比较模块的比较结果选择自举电路工作在电压调整器工作状态，还是工 作在开关状态。当输入电压大于预定阀值电压时，输入电压通过电压调整器在放电周期 向Cboost充电，当输入电压小于或等于预定阀值电压时，输入电压通过导通的开关管向 Cboost供电。这样采取二元工作方案，可以降低输入电压对自举电路的影响。附图说明图1是现有技术中带外置肖特基管的同步直流降压电路中自举低压驱动电路；图2是现有技术中带外置肖特基管的非同步直流降压电路中自举低压驱动电路；图3是图1和图2中的电压调整器的内部结构图；图4是本技术提供的同步直流低压增强的自举电路结构图；图5是本技术提供的非同步直流低压增强的自举电路结构图；图6是图4和图5中虚线框内的电路结构图。具体实施方式为使本技术的上述目的、特征和优点能够更加明显易懂，以下结合附图对本 技术的具体实施方式做详细的说明。参见图4，该图为本技术提供的同步直流低压增强的自举电路结构图。本实施例提供的低压增强自举电路，包括电压比较模块A、选择模块B、电压调整 器C和开关管P;所述电压比较模块A将采集的电压和预定阀值电压比较，将比较结果发送给所述 选择模块B ；需要说明的是，所述采集的电压为反映输入电压PVIN大小的一个电压，可以为输 入电压PVIN或电压调整器C的内部电压。当所述比较结果为采集的电压大于预定阀值电压时，所述选择模块B选择将输入 电压PVIN通过所述电压调整器C为直流降压电路的自举端BS供电；当所述比较结果为采 集的电压小于或等于预定本文档来自技高网...

【技术保护点】
一种低压增强的自举电路，其特征在于，包括：电压比较模块、选择模块、电压调整器和开关管；　　所述电压比较模块将采集的电压和预定阀值电压比较，将比较结果发送给所述选择模块；　　当所述比较结果为采集的电压大于预定阀值电压时，所述选择模块选择将输入电压通过所述电压调整器为直流降压电路的自举端供电；当所述比较结果为采集的电压小于或等于预定阀值电压时，所述选择模块选择将输入电压通过闭合的所述开关管为所述直流降压电路的自举端供电。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜红越，张炜，陈文，张洪波，
申请(专利权)人：BCD半导体制造有限公司，
类型：实用新型
国别省市：KY[开曼群岛]