基于TMS320DM642芯片的嵌入式H.264编码方法技术

本发明专利技术公开了一种基于TMS320DM642的H.264编码方法，包括：利用TMS320DM642芯片中QDMA并行性，利用乒乓结构为基础，条带、宏块两级数据搬移的方式并行地实现输入数据及重建数据的传输和编码；对待编码数据以片内数据处理结构实现可帧内预测，变换量化以及片内环路滤波；以片内运动搜索窗和片内插值结构实现的帧间预测和运动补偿。本发明专利技术实现的编码器或编码模块，大大节省了内存使用，可以实时的实现8路CIF的实时编码。

Embedded H.264 coding method based on TMS320DM642 chip

The invention discloses a H.264 encoding method based on TMS320DM642, including: the use of QDMA parallel TMS320DM642 chip, using a ping-pong structure based band and macroblock level two data transfer way parallel input data and reconstruction of data transmission and encoding; to encoding data to the on-chip data processing structure can the intra prediction, transform and quantization and on-chip loop filter; window and interpolation structure to realize on-chip inter frame prediction and motion compensation to search in motion. The encoder or coding module realized by the invention greatly saves memory use, and can realize real-time encoding of 8 channels CIF in real time.

【技术实现步骤摘要】
本专利技术涉及视频编码
，特别涉及一种基于TMS320DM642芯片的嵌入式 H. 264编码方法。
技术介绍
随着数字技术与网络技术的发展，安防监控领域的视频技术也进入了数字化与网 络化阶段，这使得传统监控系统中视频图像的传输与管理实现了统一。视频实现数字化最 初是从硬盘录像机开始的，视频压缩技术是硬盘录像机最核心的技术。目前在视频监控领 域，主流的压缩标准采用H. 264,资料显示H. 264视频压缩标准以其高效率的编码效率和传 输性能，在视频监控领域得到了广泛应用。其最终制定的标准在2003年已经被IS0/IEC (作 为MPEG-4的第十部分)和ITU-T(H. 264草案)同时支持。随着视频压缩技术的普及以及 对监控要求的提高，如何最大程度的发挥编码芯片的性能，实现最大路数的视频压缩编码 并以低廉的成本提供优质的服务成为安防行业关注的热点。TMS320DM642 (以下简称 DM642)是 TI-C6000 平台上的高性能定点 DSP(Digital Signal Processing)芯片，DM642系列芯片因其基于TI公司开发的第二代高性能VLIW(甚 长指令字)结构，而成为数字媒体处理的最佳芯片选择。C64X系列DSP与6000系列DSP平 台是代码兼容的。DM642在600MHz时钟下的运算速度可高达每秒4800百万条指令(MIPS)， 可以提供节省时间的高速DSP编程。DM642能灵活对高速控制器和队列处理器数值操作。 DM642处理器有64个32位字长的通用寄存器和8个独立的功能单元。DM642可以每周期处 理4个32位的积之和运算，每秒即可有MOO百万积之和运算，或者是每周期8个8位的积 之和运算即每秒4800百万积之和运算。DM642同样有面向应用的硬件逻辑，片上存储器，以 及其他的同6000系列DSP相似的片上外设。DM642使用两级基于缓存的结构，并拥有强大 而多样的外设。1级程序缓存(LlP)是USKbit的直接映射的缓冲区，1级数据缓存(LlD) 是USKbit的设置相关联的2块缓冲区。2级存储器/缓存包括2Mbit的程序数据存储空 间。2级存储器可以配置为映射存储区、缓冲区，或者两者的结合。DM642片内资源，如图1 所示，主要有以下几个方面1、动态内存存取(DMA)部分这部分使用外中断的形式，可以在不打断CPU的情况 下进行工作，即可以与CPU并行。2、L2部分可配置部分，共有256Kbit，可按照不同比例配置Cache和SRAM。3、Ll部分分为LlD和LlP两部分，各有16Kbit。4、片内寄存器64个片内寄存器。H. 264规定了三种档次，每个档次支持一组特定的编码功能，并支持一类特定的应 用，具体如图2所示。1、基本档次利用I片和P片支持帧内和帧间编码，支持利用基于上下文的自适应 的变长编码进行的熵编码(CAVLC)。主要用于可视电话、会议电视、无线通信等实时视频通2、主要档次支持隔行视频，采用B片的帧间编码和采用加权预测的帧内编码；支 持利用基于上下文的自适应的算术编码(CABAC)。主要用于数字广播电视与数字视频存 储；3、扩展档次支持码流之间有效的切换(SP和SI片)、改进误码性能(数据分割)， 但不支持隔行视频和CABAC。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何实现对监控视频实现高效地视频编码。(二)技术方案为解决上述技术问题，本专利技术提供了一种基于TMS320DM642的H. 264编码方法，包 括以下步骤Sl 利用TMS320DM642芯片中快速直接内存存取QDMA的并行性，采用条带、宏块两 级数据搬移的方式并行地实现输入数据和输出重建数据的传输和编码，对输入数据进行帧 内或帧间预测，得到预测图像；S2:以片内运动搜索窗和片内插值结构实现所述预测图像的帧间预测和运动补 偿；S3:将运动补偿的残差结果进行整数离散余弦变换，并将编码结果按照不同的量 化参数进行量化并保存；S4:将量化的结果按照基于上下文自适应的变长编码进行编码，然后将保存的数 据进行反量化和反整数离散余弦变换，得到变换后的结果，将所述变换后的结果保存在重 建数据乒块或重建数据乓块中；S5 对所述变换后的结果进行滤波，并将滤波后的数据通过芯片集成的QDMA搬运 到片外空间。其中，所述步骤Sl具体包括使用芯片集成的QDMA将下一次CPU编码时需要的待编码数据放在图像源乒块或 图像源乓块中；可选择性的将运动搜索窗数据放在运动搜索窗乒块或运动搜索窗乓块中，同时 CPU对图像源乓块或图像源乒块进行编码，按照顺序在运动搜索窗乓块或运动搜索窗乒块 内预测，或帧内预测，得到绝对误差和最小的预测图像。其中，所述步骤S5中的滤波为采用乒乓结构的环路滤波。其中，所述帧间预测同时支持P片前向预测和B片双向预测，所述帧间预测中的块 划分模式统一为16X16，亮度运动向量精度为1/2像素，色度运动向量精度为1/4像素。其中，帧内预测时对于亮度分量的INTRA4X4和INTRA16X 16选取相同的预测模 式，分别为垂直预测、水平预测、直流预测或平面预测，色度分量选取的亮度分量相同的预 测模式。其中，所述整数离散余弦变换采用4X4整数离散余弦变换，针对INTRA16X16模 式下亮度直流系数进行4 X 4Hadamard变换，针对所有色度块直流系数，采用2 X 2Hadamard变换。其中，量化时，量化参数值越小对应图像质量越好，所述量化参数值分别为15、 20、邪、30、；35、40。其中，所述片内环路滤波采用自适应边界级环路滤波，对所有4X4块间的边界进 行滤波，边界强度参数值为0到4之间。(三)有益效果本专利技术具有如下有益效果1、融合后的H. 264的监控档次是根据监控应用量身打造的基于H. 264的实用档 次，该实用档次在基本档次功能的基础上，还包括了主要档次中，支持隔行视频和采用B片 的帧间编码的功能，以该实用档次实现的H. 264编码器，使用更加灵活，编码效率高，码率 低，更适合监控需求。2、本专利技术提出的编码主体框架是针对监控视频特点，兼顾性能和质量的综合框 架，该框架利用TMS320DM642芯片中QDMA的并行性，采用条带、宏块两级数据搬移的方式并 行地实现输入数据和输出数据的传输和编码，在满足监控图像质量需求的情况下，最大程 度的提高了编码效率。3、本专利技术提出的编码方案中的片内运动搜索窗，片内插值结构以及片内重建和滤 波方式，可以在有限的片内空间完成视频海量数据的处理，最大程度的节省了视频编码的 内存需求，可以满足8 10路CIF图像编码的内存需求。4、按照本专利技术提出的编码方案设计实现的编码器，经优化后可以实现8路CIF图 像的实时编码，达到监控领域的先进水平。附图说明图1是DM642片内资源示意框图；图2是H. 264档次示意框图；图3是本专利技术实施例的一种基于TMS320DM642芯片的嵌入式H. 264编码方法流程 图；图4是P帧数据搬移结构示意框图；图5是用于片内数据重建和环路滤波的数据结构示意框图；图6是用于片内运动搜索和插值的数据结构示意框图；图7是整数样本、二分之一样本的位置示意框图。具体实施例方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详本文档来自技高网...

【技术保护点】
１．一种基于ＴＭＳ３２０ＤＭ６４２芯片的嵌入式Ｈ．２６４编码方法，其特征在于，包括以下步骤：Ｓ１：利用ＴＭＳ３２０ＤＭ６４２芯片中快速直接内存存取ＱＤＭＡ的并行性，采用条带、宏块两级数据搬移的方式并行地实现输入数据和输出重建数据的传输和编码，对输入数据进行帧内或帧间预测，得到预测图像；Ｓ２：以片内运动搜索窗和片内插值结构实现所述预测图像的帧间预测和运动补偿；Ｓ３：将运动补偿的残差结果进行整数离散余弦变换，并将编码结果按照不同的量化参数进行量化并保存；Ｓ４：将量化的结果按照基于上下文自适应的变长编码进行编码，然后将保存的数据进行反量化和反整数离散余弦变换，得到变换后的结果，将所述变换后的结果保存在重建数据乒块或重建数据乓块中；Ｓ５：对所述变换后的结果进行滤波，并将滤波后的数据通过芯片集成的ＱＤＭＡ搬运到片外空间。

【技术特征摘要】
1.一种基于TMS320DM642芯片的嵌入式H. 264编码方法，其特征在于，包括以下步骤S1利用TMS320DM642芯片中快速直接内存存取QDMA的并行性，采用条带、宏块两级数 据搬移的方式并行地实现输入数据和输出重建数据的传输和编码，对输入数据进行帧内或 帧间预测，得到预测图像；S2以片内运动搜索窗和片内插值结构实现所述预测图像的帧间预测和运动补偿；S3将运动补偿的残差结果进行整数离散余弦变换，并将编码结果按照不同的量化参 数进行量化并保存；S4:将量化的结果按照基于上下文自适应的变长编码进行编码，然后将保存的数据进 行反量化和反整数离散余弦变换，得到变换后的结果，将所述变换后的结果保存在重建数 据乒块或重建数据乓块中；S5 对所述变换后的结果进行滤波，并将滤波后的数据通过芯片集成的QDMA搬运到片 外空间。2.如权利要求1所述的基于TMS320DM642芯片的嵌入式H.264编码方法，其特征在于， 所述步骤Sl具体包括使用芯片集成的QDMA将下一次CPU编码时需要的待编码数据放在图像源乒块或图像 源乓块中；可选择性的将运动搜索窗数据放在运动搜索窗乒块或运动搜索窗乓块中，同时CPU对 图像源乓块或图像源乒块进行编码，按照顺序在运动搜索窗乓块或运动搜索窗乒块内预 测，或帧内预测，得到绝对误差和最小的预测图像。3.如权利要求1所述的基于TMS320DM642芯片的嵌入式H.264编码方法，其特征在于， 所述步骤...

【专利技术属性】
技术研发人员：谭政，
申请(专利权)人：北京声迅电子有限公司，
类型：发明
国别省市：11