一种嵌入式芯核测试壳装置及其设计方法制造方法及图纸
【技术实现步骤摘要】
本申请涉及片上系统（System-on-Chip，SoC)模块化测试领域，尤其涉及一种嵌 入式芯核测试壳装置及其设计方法。
技术介绍
随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高， 片上系统技术已经成为当今集成电路的发展趋势和技术主流。SoC技术的核心是嵌入式芯 核复用，嵌入式芯核复用并不仅仅是电路逻辑的复用，它还包含着嵌入式芯核的测试复用。 当嵌入式芯核被集成到SoC后，其输入输出端口也就嵌入到SoC中，这样原本可控可测的端 口就变得不可控制和不可观测。因此，需要新的测试体系结构及测试方法来解决SoC和嵌 入式芯核的测试问题。 IEEEStd1500IEEE(全称StandardTestabilityMethodforEmbedded Core-basedIntegratedCircuits)为关于嵌入式芯核测试技术的标准，标准所定义的硬 件结构即环绕在嵌入式芯核周围的测试壳（wrapper)，它给嵌入式芯核的测试提供一个标 准的测试平台。 但是，基于上述标准对于某个嵌入式芯核所生成的外围测试壳装置，不可用于其 它嵌入式芯核...
【技术保护点】
一种嵌入式芯核测试壳装置，其特征在于，包括：测试壳指令寄存器WIR、测试壳边界寄存器WBR、测试壳旁路寄存器WBY、测试壳选通器选择信号产生器MSG、第一选通器和第二选通器；其中，所述WIR依据接收到的信号指令，输出相应的控制信号；所述MSG依据所述控制信号中的信号序列，生成选通器选择信号序列，并依据预设的映射规则，将所述选通器选择信号序列映射输出到所述WBR中相应的选通器MUX中，所述映射规则依据WBR中的WBR单元和选通器MUX的连接方式及各个选通器的功能预先设定。
【技术特征摘要】
【专利技术属性】
技术研发人员：冯燕，陈岚，王东，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。