薄膜晶体管及其制造方法技术

公开了一种高生产率地制造具有高电特性的薄膜晶体管的方法。在用于形成双栅薄膜晶体管的沟道区的方法中，其中该双栅薄膜晶体管包括第一栅电极和面向第一栅电极的第二栅电极且沟道区设置在其间，第一微晶半导体膜在用于形成用非晶半导体填充晶粒间空隙的微晶半导体膜的第一条件下形成，而第二微晶半导体膜在用于促进晶体生长的第二条件下在第一微晶半导体膜之上形成。

Thin film transistor and method of manufacturing the same

A method of manufacturing a thin film transistor having high electrical characteristics with high productivity is disclosed. Method of forming dual gate thin film transistor used in the channel region, wherein the dual gate thin film transistor includes a first gate electrode and the first gate electrode and the gate electrode second channel region disposed therebetween, forming the first condition of the first microcrystalline semiconductor film forming a microcrystalline semiconductor film filled the gap between the grain with amorphous semiconductors used in under the second microcrystalline semiconductor film for promoting crystal growth conditions on the first second microcrystalline semiconductor film formation.

【技术实现步骤摘要】

技术介绍
1.专利
本专利技术涉及薄膜晶体管和用于制造薄膜晶体管的方法，以及使用薄膜晶体管的显示设备。2.相关技术描述作为一种类型的场效应晶体管，其沟道区利用在具有绝缘表面的衬底上形成的半导体膜形成的薄膜晶体管是已知的。已公开了其中非晶硅、微晶硅或多晶硅被用作半导体膜，而半导体膜被用作薄膜晶体管的沟道区的技术(参见专利文献1-5)。薄膜晶体管的典型应用是其中薄膜晶体管各自被实际用作显示屏中每个像素的开关晶体管的液晶显示电视设备。对比文献专利文献1专利文献2专利文献3专利文献4专利文献5日本已公开专利申请No. 2001-053283 日本已公开专利申请No. H5-129608 日本已公开专利申请No. 2005-049832 日本已公开专利申请No. H7-131030 日本已公开专利申请No. 2005-19154
技术实现思路
其中沟道区利用非晶硅膜形成的薄膜晶体管具有低场效应迁移率和低导通状态电流的问题。另一方面，其中利用微晶硅膜形成沟道区的薄膜晶体管的问题在于尽管改进了场效应迁移率，但截止状态电流比其沟道区利用非晶硅膜形成的薄膜晶体管的截止状态电流高，因而不能获得足够的开关特性。其沟道区利用多晶硅膜形成的薄膜晶体管的特征在于场效应迁移率远高于上述两类薄膜晶体管的场效应迁移率，且导通状态电流高。这些特征使得此类薄膜晶体管不仅能被用作像素中的开关晶体管，而且能被用作需要高速驱动的驱动电路的元件。然而，其沟道区利用多晶硅膜形成的薄膜晶体管的形成涉及半导体膜的结晶步骤，并且与其沟道区利用非晶硅膜形成的薄膜晶体管的形成相比，具有制造成本更高的问题。例如，在用于形成多晶硅膜的工艺中的激光退火技术的问题在于，因为能够用激光束照射的区域小，所以不能有效地制造大屏幕液晶面板。用于制造显示面板的玻璃衬底在尺寸上逐年递增第3代(550mmX650mm)、第 3. 5 代(600mm X 720mm 或 620mm X 750mm)、第 4 代(680mm X 880mm 或 730mm X 920mm)、第 5 代(1100mmX1300mm)、第 6 代(1500mmX 1850mm)、第 7 代(1870mmX2200mm)、以及第 8 代 O200mmXM00mm)。从现在起，尺寸有望增至第 9 代 Q400mmX ^OOmm或 M50mmX 3050mm)， 然后增至第10代O950mmX 3400mm)。玻璃衬底尺寸的增大基于最低成本设计的概念。另一方面，尚未建立能在像第10代O950mmX 3400mm)母玻璃衬底的大尺寸母玻璃衬底上高生产率地制造能高速操作的薄膜晶体管的技术，这是本行业的一个难题。鉴于以上讨论，本专利技术一实施例的一个目的是提供一种具有高电特性的薄膜晶体管。本专利技术一实施例的一个目的是提供一种用于高生产率地制造具有高电特性的薄膜晶体管的方法。本专利技术的一个实施例是一种用于形成双栅薄膜晶体管的沟道区的方法，该双栅薄膜晶体管包括第一栅电极和面向该第一栅电极的第二栅电极，且沟道区设置于两者之间。 根据前述方法，第一微晶半导体膜在用于形成其中用非晶半导体填充晶粒之间的空隙的微晶半导体膜的第一条件下形成，并且第二微晶半导体膜在用于促进晶体生长的第二条件下在第一微晶半导体膜之上形成。根据作为本专利技术一实施例的用于制造薄膜晶体管的方法，第一栅电极在衬底上形成；第一栅绝缘膜在衬底和第一栅电极上形成；第一微晶半导体膜在第一条件下在第一栅绝缘膜之上形成；第二微晶半导体膜在第二条件下在第一微晶半导体膜之上形成；包括微晶半导体区和非晶半导体区的半导体膜在第二微晶半导体膜之上形成；第一杂质半导体膜在半导体膜上形成；第一杂质半导体膜的部分被蚀刻以形成岛状第二杂质半导体膜；第一微晶半导体膜、第二微晶半导体膜、以及半导体膜的部分被蚀刻以形成岛状第一半导体叠层；用作源/漏电极的布线在岛状第二杂质半导体膜上形成；岛状第二杂质半导体膜被蚀刻以形成用作源极区和漏极区的一对杂质半导体膜；第一半导体叠层的部分被蚀刻以形成其中堆叠有微晶半导体区和一对非晶半导体区的第二半导体叠层；第二栅绝缘膜在布线、 该对杂质半导体膜、第二半导体叠层和第一栅绝缘膜之上形成；以及第二栅电极在第二栅绝缘膜之上形成。第一条件是用于形成其中用非晶半导体填充晶粒之间的空隙的微晶半导体膜的条件，并且第二条件是用于促进晶体生长的条件。根据本专利技术一实施例，在上述用于制造薄膜晶体管的方法中，在第一条件下氢气的流速是含硅或锗的沉积气体流速的125倍或以上且是沉积气体流速的180倍或以下，并且在第二条件下氢气的流速是沉积气体流速的210倍或以上且是沉积气体流速的1500倍或以下。本专利技术一实施例是一种薄膜晶体管，包括设置在衬底上的第一栅电极；设置在第一栅电极上的第一栅绝缘膜；设置在第一栅绝缘膜之上的微晶半导体膜；设置在微晶半导体膜之上的一对非晶半导体区；设置在该对非晶半导体区之上的杂质半导体膜；设置在杂质半导体膜之上的布线；设置在布线、杂质半导体膜、该对非晶半导体区、微晶半导体膜、 以及第一栅绝缘膜之上的第二栅绝缘膜；以及设置在第二栅绝缘膜之上的第二栅电极。在微晶半导体膜中，与第一栅绝缘膜接触的一侧上的一区域包括晶粒和用其填充晶粒之间空隙的非晶半导体，且与该对非晶半导体区接触的一侧上的一区域包括具有高结晶度的微晶半导体。在第二微晶半导体膜上形成的半导体膜包括微晶半导体区和非晶半导体区。该微晶半导体区和非晶半导体区包括氮。氮浓度分布曲线在大于或等于IXlO2tl原子/cm3且小于或等于1 X IO21原子/cm3处具有峰值浓度，优选2 X IO20原子/cm3且小于或等于1 X IO21 原子/cm3处具有峰值浓度。此外，在非晶半导体区中，可散布其粒度大于或等于Inm且小于或等于IOnm的半导体晶粒。在此，浓度通过二次离子质谱法(SIMS)测量，除非另有所述。此外，微晶半导体区和非晶半导体区可包括氮、NH基团或NH2基团。彼此相邻的微晶半导体区之间的界面(即晶粒边界)以及微晶半导体区与非晶半导体区之间的界面中存在的半导体原子的悬空键用NH基团交联，以使缺陷程度降低，这导致形成载流子移动通过的路径。悬空键可用NH2基团端接以使缺陷程度降低。在根据本专利技术一实施例的薄膜晶体管中，第一微晶半导体膜在用于形成其中晶粒之间的空隙用非晶半导体填充的微晶半导体膜的第一条件下形成，而第二微晶半导体膜在供促进晶体生长的第二条件下在第一微晶半导体膜上形成，从而可形成其中晶粒之间的空隙极小且背沟道侧上的结晶度高的第二微晶半导体膜，这使得薄膜晶体管的导通状态电流和场效应迁移率能得以提高。此外，在第二微晶半导体膜上形成的半导体膜中的非晶半导体区是具有较少缺陷且其价带中能带边缘处能级尾陡峭的良序半导体，这展宽了带隙并抑制了隧道电流的量。因此，设置在微晶半导体区和杂质半导体膜之间的非晶半导体区使得薄膜晶体管的截止状态电流减小。背沟道是上述第二半导体叠层中的一区域，其既不与源区交叠也不与漏区交叠且设置在第二栅绝缘膜一侧。具体而言，背沟道指第二半导体叠层的一区域，其靠近且包括与第二栅绝缘膜接触的一区域。此外，导通状态电流指在薄膜晶体管导通时在源电极与漏电极之间流动的电流。 例如，在η沟道薄膜晶体管的情形中，导通状本文档来自技高网...

【技术保护点】
１．一种用于制造薄膜晶体管的方法，所述方法包括以下步骤：在衬底上形成栅电极；在所述衬底和所述栅电极上形成栅绝缘膜；在第一条件下在所述栅绝缘膜之上形成第一微晶半导体膜；在第二条件下在所述第一微晶半导体膜之上形成第二微晶半导体膜；在所述第二微晶半导体膜之上形成包括微晶半导体区和非晶半导体区的半导体膜；在所述半导体膜之上形成第一杂质半导体膜；蚀刻所述第一杂质半导体膜的一部分以形成岛状第二杂质半导体膜；蚀刻所述第一微晶半导体膜、所述第二微晶半导体膜以及所述半导体膜的部分以形成岛状第一半导体叠层；在所述第二杂质半导体膜之上形成一对布线；蚀刻所述第二杂质半导体膜以形成一对杂质半导体膜；以及蚀刻所述第一半导体叠层的一部分以形成其中层叠有微晶半导体区和一对非晶半导体区的第二半导体叠层，其中所述第一条件是其中形成用非晶半导体填充晶粒之间的空隙的微晶半导体膜的条件，以及其中所述第二条件是进行晶体生长的条件。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊佐敏行，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP