The invention relates to a high density system on chip package method, comprising the steps of: forming a glue layer on the carrier plate, the shape and position of the glue layer is compatible with the shape function of encapsulation and the carrier plate fitting position; the chip and the function of passive device attached to the surface of the glue layer. One side of the carrier plate; with chip and passive devices form a sealing material layer, package curing; removing the carrier plate and the glue layer. Compared with the existing technology, the high density system on chip encapsulation method of the invention protects, the chip and passive device integration again and package, can form the final package product contains the whole system function rather than a single chip function. In addition, the shape and position of the glue layer formed on the carrier to adapt and be the function of encapsulation and shape on the carrier attached position, so as to facilitate the positioning mount chip, and can avoid the cleaning in the subsequent process difficult to stripping or large area.
【技术实现步骤摘要】
本专利技术涉及半导体技术，尤其涉及一种。
技术介绍
晶圆级封装(Wafer Level I^ackaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。扇出晶圆封装是晶圆级封装的一种。例如，中国专利技术专利申请第200910031885. 0 号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口 I ；在图形开口 I及其表面实现与基板...
【技术保护点】
１．高密度系统级芯片封装方法，其特征在于，包括步骤：在载板上形成胶合层，所述胶合层的形状和位置与被封装器件的功能面的形状和在载板上的贴合位置相适应；将芯片和无源器件的功能面贴于所述胶合层上；将载板贴有芯片和无源器件的一面形成封料层，进行封装固化；去除所述载板和胶合层。
【技术特征摘要】
【专利技术属性】
技术研发人员：陶玉娟，石磊，施建根，
申请(专利权)人：南通富士通微电子股份有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。