半导体的微焊盘形成制造技术

一种方法，形成到第一半导体器件（１２，５２，７４）的外部接触件（１４，５４，７８）的微焊盘（３０，７０，４２）。在外部接触件上形成铜柱（＝２０，２４，６６，８８，８２）。柱在第一半导体器件的表面上延伸。将铜柱浸入锡的溶液中。锡（２８）置换柱的铜的至少９５％，并优选大于９９％。结果产生具有小于５％的重量的铜的锡微焊盘。由于微焊盘基本为纯锡，因此在不接合第一半导体器件的微焊盘的时间期间不会形成金属间接合。由于不形成金属间接合，因此导致较小的微焊盘尺寸。当将第一半导体器件接合到上覆的第二半导体器件时，接合尺寸不显著增加堆叠芯片的高度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的涉及半导体，更具体地，涉及半导体的外部电连接。
技术介绍
通过在三维(3D)叠层中堆叠两个或更多的集成电路，将集成电路递增地彼此连 接。例如，已经使用这种技术通过堆叠两个存储器集成电路来倍增存储器的量。一种替代 形式是将集成电路与半导体晶片堆叠。堆叠的集成电路通过芯片接合进行彼此电接触。芯 片接合利用一个集成电路上的接合焊盘与另一集成电路上的另一接合焊盘接合。这些接合 焊盘通常称为“微焊盘”(micropad)。来自两个不同的管芯或晶片的微焊盘的热压接合提 供堆叠的管芯的机械和电内层连接。已知的接合工艺使用第一集成电路的接合焊盘处的铜 微焊盘以及第二集成电路的接合焊盘处的铜和锡。两个接合焊盘被对准并接合在一起，其 中第一集成电路的接合焊盘的铜接合到第二集成电路的接合焊盘的锡。但是，在包括室温 的低温下发生第二集成电路的铜和锡的内扩散，从而形成诸如Cu3Sn和Cu6Sn5的金属间化 合物。厚的金属间化合物是脆的，且对与接合焊盘相关联的可靠性问题有贡献。例如，由金 属间化合物构成的刚性接合焊盘易于剪切和应力断裂。当形成足够量的金属间化合物时， 必须添加附加的锡以保证材料保持可接合。附加的锡增加了厚度，这是不期望的。并且，一 直到非常高的温度，例如600摄氏度，这种金属间化合物都稳定，从而变得不可接合。如此 高的温度过大而对于接合材料不可用，因为完整的集成电路的其他部分在经受如此高温度 时退化或失效。附图说明由附图以实例的方式示出本专利技术，而非由附图限制本专利技术，在附图中相似的附图 标记表示相似的元件。图中的元件出于简洁和清楚的目的而示出，并不一定按比例绘制。图1-9以截面图的形式示出被形成用于连接至第二半导体的第一半导体的微焊 盘结构的一种形式；图10-13以截面图的形式示出被形成用于连接至第二半导体的第一半导体的微 焊盘结构的另一种形式；以及图14-20以截面图的形式示出被形成用于连接至第二半导体的第一半导体的微 焊盘结构的又一种形式。本领域技术人员理解图中的元件出于简洁和清楚的目的而示出，并不一定按比例 绘制。例如，图中某些元件的尺寸可以相对于其他元件被放大以帮助提高对本专利技术的实施 例的理解。具体实施例方式图1所示的是根据本专利技术的一种形式处理的半导体晶片10的一部分的截面图。示 出半导体器件12，其中半导体器件12是半导体晶片10上的管芯的一部分。在半导体器件412内是具有晶体管和大量电接触件的衬底。为了便于例示，在半导体器件12的衬底内以接 触件14的形式示出单个电接触件。接触件14是半导体器件12的外部接触件，并提供从半 导体器件12的初始暴露表面到在半导体器件12的下层制造的有源电路(未示出)的电接 触。在半导体器件12上以保留接触件14的主要部分被暴露的方式图案化的是钝化层16。 钝化层16是电绝缘材料。在一种形式中，钝化层16是一层绝缘材料。在另一种形式中，钝 化层16可以用多层绝缘材料实现。应该理解，可以使用诸如氮氧化硅、氮化硅、TEOS膜、等 离子体增强氮化物及其组合的钝化材料。覆在钝化层16上面的是共形的阻挡层18。阻挡 层18用于提升粘附力并用作对铜和锡的阻挡物。可以使用各种阻挡材料，包括钛钨(TiW)、 氮化钛(TiN)或钨(W)。可以采用其它阻挡材料。阻挡层18直接形成于接触件14上。图2所示的是半导体晶片10的进一步处理。形成覆在阻挡层18上面的共形的种 子层20。在一种形式中，种子层20是铜。可以使用其它金属。在本实施例中使用铜，以期 辅助作为在接触件14上覆盖铜的扩展中的种子。在形成种子层20之后，形成光致抗蚀剂 22的图案化层，其中接触件14上方的区域在图案中敞开以暴露于随后的处理。使用传统的 光致抗蚀剂材料作为光致抗蚀剂22的层。图3所示的是半导体晶片10的进一步处理，其中半导体晶片10被暴露于铜电镀 槽26。所使用的电镀溶液包含铜。在铜种子层20的辅助下，上覆接触件14和阻挡层18形 成铜柱(copper stud) 24。阻挡层18防止铜从种子层20迁移到接触件14。将半导体晶片 10暴露到铜电镀槽26足够的时间量，并在该处理期间传递足够的电荷，以将铜柱24形成为 上覆接触件14的期望高度。图4所示的是半导体晶片10的进一步处理，其中半导体晶片10被从铜电镀槽26 去除。还通过进行传统的湿法蚀刻去除光致抗蚀剂22的图案化层。因此，在处理中的此时， 已经形成上覆接触件14的铜柱24，并且铜柱24在种子层的上表面上方延伸取决于处理条 件的量，所述处理条件诸如是半导体晶片10在铜电镀槽26中的时间量和在铜电镀步骤期 间传递的电荷量。图5所示的是半导体晶片10的进一步处理，其中通过传统的湿法蚀刻移除种子层 20和阻挡层18的暴露部分。在该湿法蚀刻之后，仅保留铜柱24下的种子层20和阻挡层 18的这些部分。图6所示的是半导体晶片10的进一步处理，其中将半导体晶片10放置在锡浸镀 槽(tin immersion plating bath) 28中预定时间量。锡浸镀槽28用于从铜柱24和种子 层20中去除铜，并用纯锡(Sn)置换铜。锡至少置换铜柱24中的百分之九十五(95%)的 铜，由此导致具有重量比小于百分之五(5%)的铜的锡微焊盘。随着铜离子进入镀槽28中 的溶液，从铜柱24中去除铜。该反应是化学置换反应，其可以概括地表示为2Cu+Sn2+— 2Cu++Sn材料转移所需的时间量取决于各种因素，包括时间和温度。在一种形式中，锡浸镀 槽28是含锡盐以及诸如络合剂和表面活性剂的其他成分的溶液，并被保持在大于等于60 摄氏度一直到85摄氏度的温度范围内的温度下。图7所示的是半导体晶片10的进一步处理，其中将半导体晶片10从锡浸镀槽28 去除。结果导致纯锡微焊盘30存在，其中纯锡微焊盘30具有在1微米(0. OOlmm)到5微 米(0.005mm)范围内的高度“L”。高度“L”大部分地由在图3中形成铜柱24时柱24的铜厚度的高度确定。图8所示的是半导体晶片10的进一步处理，其中连接第二半导体晶片32以形成 三维(3D)结构。第二半导体晶片32具有半导体器件34，半导体器件34具有连接至半导体 器件34内的有源电路(未示出)的接触件38。与接触件38直接连接的是类似于半导体器 件12的阻挡层18的阻挡层43。与阻挡层43连接的是铜微焊盘36。在纯锡微焊盘30具 有在大致1微米至3微米范围内的高度的实施方式中，取决于微焊盘30的值，铜微焊盘36 具有在3微米至10微米范围内的高度。在该范围内，铜微焊盘36是微焊盘30的高度的至 少两倍，并且可以是三倍或更多倍高。与接触件38相邻的铜微焊盘36的基部由绝缘层41 围绕。在一种形式中，绝缘层41是诸如氮化物或TEOS的钝化材料的层。利用压缩力40将 半导体器件12物理接合到半导体器件34。当在足够高的温度下施加压缩力40以软化锡微 焊盘30时，形成将接触件14电连接到接触件38的接合。在一种形式中，在超过锡的熔点 (其为232摄氏度)的环境温度下将铜微焊盘36压向纯锡微焊盘30。图9所示的是半导体晶片10和半导体晶片32的进一步处理。形成铜/锡金属间 微接合(intermetallic microbond) 42，其本文档来自技高网...

【技术保护点】
一种方法，包括以下步骤：提供具有外部接触件的第一半导体器件；在所述外部接触件上形成铜柱，其中所述铜柱在第一半导体器件的表面上延伸；以及将所述铜柱浸在锡溶液中，在该溶液中锡置换所述铜柱的至少９５％的铜，导致产生具有小于５％的重量百分比的铜的锡微焊盘。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V马修，E阿科斯塔，R查特杰，SS加西亚，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]