半导体装置及其制造方法制造方法及图纸

本发明专利技术具有：在基体层形成器件部的器件部形成工序、在基体层形成剥离层的剥离层形成工序、把形成有器件部的基体层粘贴到基板的粘贴工序、以及通过把粘贴到基板的基体层加热沿着剥离层分离去除基体层的深度方向的一部分的分离工序；进一步地，还包括在分离工序之后进行的用来调整元件的Ｐ型区域的杂质浓度向基体层离子注入Ｐ型杂质元素的离子注入工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及例如被适用在液晶显示装置等的半导体装置、以及其制造方法。
技术介绍
近几年，液晶显示装置，例如作为手机等移动机器和所谓液晶电视等薄型的显示 装置，需求非常高涨着。这样的液晶显示装置具有由一对的基板夹持液晶层的构成，其中一 个的基板构成为在玻璃基板上形成有多个TFT (Thin-Film Transistor)的半导体装置。但是，在绝缘层表面形成了单晶硅层的硅基板的SOI (Siliconon Insulator)向来 为人所知。通过在SOI基板上形成晶体管等元件，能够降低寄生电容并且提高绝缘电阻。 换句话说，能够谋求元件的高性能化和高集成化。上述绝缘层，例如能够以氧化硅膜(SiO2) 来形成。上述SOI基板，从提高元件的动作速度并且进一步降低寄生电容的观点，最好是 使得单晶硅层的薄膜厚度为薄。一般，作为SOI基板的形成方法，利用机械研磨和化学机械 研磨(ChemicalMechanical Polishing =CMP)或是多晶硅的方法等种种方法为人所知。例 如作为氢注入的方法的例子，布鲁尔(Bruel)公开了如下技术，即向半导体基板内部注入 氢，把这个基板与其他基板贴合之后，通过进行热处理沿着氢注入层分离半导体基板，转印 到其他基板上的智能剥离法(smart cut)(参照非专利文献1及非专利文献2等)。根据这个技术，能够形成在绝缘层的表面形成有单晶硅层的硅基板即SOI基板。 通过在这样的基板构造上形成晶体管等元件，由于能够降低寄生电容并且能够提高绝缘电 阻，因此能够谋求元件的高性能化和高集成化。非专利文献 1 =Electronics Letters, Vol. 31，No. 14，1995，pp. 1201非专利文献2 JJAP, Vol. 36 (1997) pp. 1636非专利文献 3 :Applied Physics Letters, 43 (2), 15 July 1983〃 Deactivation of the boron acceptor in silicon by hydrogen，，，非专禾Ij文献 4 :Jourl of Applied Physics, 75 (7) , 1 April 1994" Hydrogenintroductiond hydrogen-enhanced thermal donor formation"
技术实现思路
-专利技术要解决的技术问题-本申请的专利技术人发现对于形成有MOS晶体管等半导体元件的至少一部分的半导 体基板，通过形成氢注入层来分离半导体基板的一部分，能够在其他的基板上来薄膜化而 制造半导体元件。并且，通过使上述的其他基板为透明基板，将能够把半导体层被薄膜化的 半导体装置适用到液晶显示装置。然而，根据本申请的专利技术人反复地致力研究的结果，明白了 在其他的基板上薄膜 化形成的NMOS晶体管及PMOS晶体管，其阈值电压将向负电压方向移动IV左右。根据这样 的阈值电压的变动，上述NMOS晶体管及PMOS晶体管的阈值和漏极电流值等的平衡崩溃，因4此将发生由这些NMOS晶体管及PMOS晶体管构成的CMOS电路等将变得无法正常动作的这 类问题。作为阈值电压向负电压方向移动的原因，能够考虑如下状况。首先，能够考虑为 了控制阈值而向NMOS晶体管及PMOS晶体管的沟道区域导入的硼等P型杂质元素的一部分 与用来分离半导体基板而注入的氢结合被不活性化，因此失去了原来作为P型杂质元素的 功能。并且，能够考虑由于对存在于硅基板内部的氧原子氢介入而形成了热施主(thermal donor)，因此，沟道区域被N型化等(参照非专利文献3及4)。其结果，能预想实际的阈 值电压比所要的阈值电压还要向负电压方向移动。由于与氢的这样的结合造成的P型杂质元素的不活性化、和由于热施主造成的沟 道区域的N型化，能够考虑通过预先使得对沟道形成区域的硼等P型杂质的注入量为多， 来适当调整最终地作为电性接受体(acceptor)发挥功能的P型杂质浓度。但是，即使是这样的情况，也必须把P型杂质元素的不活性化的量和由于热施主 的N型化的量各自正确且再现性(r印roducibility)良好地控制。根据本申请的专利技术人以 实验等所获得的见解，把晶体管薄膜化形成到玻璃基板之后进行的热处理温度为600°C左 右的情况时，该晶体管的最初离子注入的P型杂质元素当中，实际发挥功能的P型杂质的比 例是全体的1 2成左右。若是使得上述热处理温度为高温(700°C以上)，虽然能够提高实效性的P型杂质 的比例，但是，考虑玻璃基板的翘曲点(在其温度以下不发生翘曲的温度)是600 700°C 左右，则提高热处理的温度是困难。因此，在上述方法中，实效性的P型杂质元素的比例比较小，有时也伴随有偏差， 因此精度良好地且也包含再现性良好地来控制晶体管的阈值是有着困难的一面。并且，由 于要在晶体管的沟道内导入大量的杂质元素，也导致杂质元素的杂质散乱造成迁移率下降 的问题。本专利技术有鉴于上述问题点思考出来，其目的在于在其他的基板上来薄膜化形成 在基体层所形成的元件并且精度良好地及再现性良好地来适当化其P型区域的杂质浓度。-用以解决技术问题的技术方案_为了达成上述的目的，本专利技术涉及的半导体制造方法具有如下工序在基体层形 成包含元件的至少包含一部的器件部的器件部形成工序、对上述基体层离子注入剥离用物 质形成剥离层的剥离层形成工序、把形成了上述器件部的基体层粘贴到基板的粘贴工序、 以及通过把粘贴到上述基板的上述基体层加热沿着上述剥离层分离去除该基体层的没有 形成上述器件部的上述基体层的深度方向的一部分的分离工序；还包括在上述分离工序 之后被进行的、用来调整上述元件的P型区域的杂质浓度来在上述基体层离子注入P型杂 质元素的离子注入工序。最好是，包括在上述分离工序后被进行的、加热上述基体层来从该基体层去除上 述剥离用物质的热处理工序。也可以是包括形成覆盖在上述基体层的被分离去除的一侧的绝缘膜的绝缘膜形 成工序，上述离子注入工序中，通过上述绝缘膜向上述基体层离子注入上述P型杂质元素。最好是，包括在上述分离工序之后被进行的加热上述基体层从该基体层去除上 述剥离用物质的热处理工序、和对被热处理的上述基体层形成覆盖在该基体层的被分离去除的一侧的绝缘膜的绝缘膜形成工序，上述离子注入工序是通过上述绝缘膜在上述基体层 离子注入上述P型杂质元素。最好是，上述P型杂质元素是硼。上述基板，也可以是玻璃基板或单晶硅半导体基板。最好是，上述基体层包含从单晶硅半导体、IV族半导体、II-VI族化合物半导体、 III-V族化合物半导体、IV-IV族化合物半导体、含这些的同族元素的混晶、以及氧化物半 导体构成的组中所选择的至少一个。最好是，上述剥离用物质是氢或是惰性元素。上述元件可以是MOS晶体管、双极晶体管、和二极管的其中至少一个。也可以是，上述元件是MOS晶体管，上述P型区域是MOS晶体管的沟道区域。也可以是，上述元件是双极晶体管，上述P型区域是双极晶体管的基极区。也可以是，上述元件是PN结二极管，上述P型区域是PN结二极管的P型区域。并且，本专利技术涉及的半导体装置是把基体层粘贴到基板来构成，该基体层的一部 分沿着含氢的剥离层来分离去除，该基体层形本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于：该制造方法具有：在基体层形成包含元件的至少一部分的器件部的器件部形成工序、对所述基体层离子注入剥离用物质形成剥离层的剥离层形成工序、把已形成有所述器件部的基体层粘贴到基板的粘贴工序、以及通过把粘贴到所述基板的所述基体层加热沿着所述剥离层分离去除该基体层的未形成所述器件部的所述基体层的深度方向的一部分的分离工序，该制造方法包括：在所述分离工序之后进行的、用来调整所述元件的Ｐ型区域的杂质浓度在所述基体层离子注入Ｐ型杂质元素的离子注入工序。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：福岛康守，富安一秀，高藤裕，多田宪史，竹井美智子，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]