使用主要为数字的时基发生器的信号完整性测量系统和方法技术方案

信号完整性测量系统和方法，其利用唯一时基发生技术来控制对一个或多个被测信号的采样。依据本公开内容所制造的时基发生器包括相位滤波器和调制电路，所述调制电路根据ｓｉｇｍａ－ｄｅｌｔａ调制器的输出来生成快速变化的相位信号。所述相位滤波器从所述快速变化的相位信号中滤除不想要的高频相位分量。经滤波的信号被用来对一个或多个采样器进行时钟控制以便产生被测信号（一个或多个）的采样实例。所述采样实例接着使用适于被测信号类型（一个或多个）的任意一种或多种技术来进行分析。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及数字电路和系统的信号完整性测量。更具体地， 本专利技术针对使用主要为数字的时基发生器的信号完整性测量系统和方 法。
技术介绍
虽然数字电路最终是旨在处理诸如0和1之类的离散值，但 是在半导体设备层面，这样的电路总是使用诸如电压和电流之类的物理 量来对离散信号进行编码。由此，当数字信号在半导体设备内部或外部 进行转变时，它们引起电压水平、电流水平或这二者的模拟瞬变。随着 技术发展，数字电路的这种模拟行为变得愈发与半导体设备的正确 操作相关。例如，如果电压从0电平转变为'T，电平所花费的时间 过长，则半导体设备可能会一起停止操作。类似地，如果使用过低(高) 的电压或电流对逻辑1 ( 0)进行编码，则所得到的电路会无法 正确操作。模拟现象的其他例子包括定时不确定或对定时不确定的容 限。作为特定示例，考虑预计通过铜线彼此进行通信的两个半导体设备。 如果从源到目的地的数字信号的定时太过紊乱，则所得到的通信链路就 会恶化。且不说数字电路的以上幕后，，模拟行为，通常有必要即刻且 故意地将数字信号转换为^f莫拟信号以便进行处理和实施，如同无线通信 系统的情况中那样。电路模拟行为的评估在半导体产业中是非常重要的步骤。电路和系 统设计者总是需要测试和测量工具来对他们的设计进行调试、表征和生 产测试。这些测试和测量工具能够采用若干种形式。通常，各种工作台9(bench)工具可用于信号完整性测量，例如示波器(通常用于测量电 压或电流或者电磁波)、抖动分析器(用来测量定时不确定)和频谱分 析器(用来测量频率)。这样的仪器历来很适于测量半导体设备的接口 部分，例如输入和输出端口。然而，整个系统当前被构建于非常小的形 状因子(form factor)上。电流生成测试和测量技术由于进入困难而无 法对内部电路进行分析。进行测试意味着干扰，所以从现代设备的微型 规模向测试仪器的宏(macro)规模传送非常低电平的信号对于被测信 号而言太过石皮坏性(disruptive)。现代的测量仪器几乎一成不变地依赖于强大的数字信号处理(DSP) 技术来促进自动化并提升测量准确度和可重复性。使用DSP技术，通过 首先使用准确的模数(A/D)转换器对被测设备(DUT)的响应信号进 行数字化来对其进行测量。之后，执行基于微处理器的计算以便对数字 化的信号进行分析。例如，在向用户监^L器显示结果之前采用快速傅立 叶变换(FFT)的硬件或软件实现方式。除了 A/D转换器之外，所述数字化步骤涉及经常在示波器术语中称 作时基发生器，，的时钟电路。通常，所述时钟电路在设计和实施方面 是诸如示波器或抖动分析器之类的仪器中最为重要和最具挑战性的部 件。参考附图说明图1A和1B，其图示了模拟波形IO的数字化，时钟电路定义 了水平(时间)轴12,相对于所述水平(时间)轴12对所述波形的信 号参数进行追踪和测量。能够沿水平轴12追踪的信号参数越准确，整 体测量就越准确。通过提高时钟电路向常规A/D转换器16输出的采样 时钟信号14的频率来提高准确度。大量时钟控制难题(clocking challenge)在信号频率比时钟电路频率的一半更快时出现。在此条件下， 常规的A/D转换器16输出表现出混叠并且测量出现误差。不幸的是， 大多数测量应用都属于这一类。在用于对高频信号进行数字化的时钟控 制和数字化领域中已经取得了许多进展。仍然参考图1A和IB,所有的现代数字化技术通常都考虑将A/D转 换器16的采样瞬间彼此设置得尽可能接近。实时的示波器逐个创建单 个慢，，时钟信号的多个延迟复制并使用每个复制对单独A/D转换器进 行时钟控制。这在图2的时间交织的A/D转换器体系结构20中被图示 出。如果创建了时钟信号22的16个拷贝并且每个拷贝彼此延迟1/16周 期，则能够获得比所述慢时钟快16倍的有效数字化频率。所需要做的就是将所有16个A/D转换器24的输出进行组合来创建累积的数字化波 形。这种实施方式的一个示例是能够从加利福尼亚的Santa Clara的 Agilent技术公司获得的Agilent 54855A数字采样示波器。这样的实施方 式成本非常高，需要相当大的实施区域，并且包括相当多的校准过程。 这些限制使得该技术通常仅适合于诸如宽带示波器之类的单通道高端 设备。其显然不适于如半导体设备内的信号完整性测量宏的整合。可替换地，构建了明显放宽了时钟电路频率要求的等效时间或子采 样仪器。在这样的仪器中，对实时数字化信号的要求有所放宽。不同于 创建时钟的多个延迟拷贝， 一种子采样方法采用多个转换通路来使用单 个时钟信号对重复信号进行数字化。所述重复信号能够具有远远高于用 于数字化的单个时钟信号的带宽。首先，慢时钟被用来以O相位延 迟对第一输入测试周期进行采样。接着，在每个被测的重复信号的每次 后续运行上将时钟增加逸秒，直到采样时钟已经被延迟达一个周期的等 量。近似 一 个周期的整体相移确保了利用A秒的定时分辨率获得输入波 形的完整覆盖，不过这样的完整覆盖在许多应用中并不总是必需的。图 3提供了这种子采样算法的图形表示30(图3中的UTP意为单位测试 周期，，)。图4中简要图示了可能的硬件实施方式40,并且其包含能够 生成准确相位延迟的延迟链42和用于选择适当的相位延迟时钟(未示 出)的复用器44。以上所描述的这两种方法具有与小延迟增量的可靠生成以及生成 这样的延迟增量的任意电路中的累积抖动相关联的严重局限。所不希望 的抖动对于A/D转换器性能的影响是严重的，并且在测试和测量应用的 情况下，抖动是经常测量到的现象。更为重要的是，在大多数可用的半 导体技术中，延迟线分辨率通常是测量仪器所要求的分辨率的10至100 倍。例如在抖动测量中，通常需要1 psec (微微秒)或甚至100 fsec (飞 秒)的延迟增量，而延迟线分辨率在最佳情况下被限制为约50psec。为 了克服该限制， 一些子采样体系结构采用甚至更多硬件来提升延迟线分 辨率。例如，考虑到图5的游标延迟线电路50。不同于仅使A/D转换 器54的采样时钟信号52延迟，被测量的输入信号56本身就被延迟， 不过延迟量略有不同。通过相对于时钟信号52的延迟来控制输入信号 56的延迟，能够获得小于每个单独延迟线的绝对最小延迟的有效分辨 率。此概念被称作游标延迟线，，。且不说实施区域中明显的增加，非常难以匹配两条游标延迟线的延迟值。尚未有公开的结果证实低于约20 psec延迟的分辨率。作为游标延迟线的替代，能够采用偏移频率采样，小数分频器 (fractional frequency divider):故用来以//(r+J的速率对A/D转换器进行 时钟控制，所述速率与被测量信号的重复速率//T相比略有偏移。利用 这样的时钟对输入信号进行采样确保了每个输入信号周期有一个点被 采样并且所述采样点在输入信号的下一次运行上相对于先前的采样时 刻位移A秒。能够使用此方法来实现高采样分辨率//J，但是这需要高 准确度的频率合成器。事实上这种技术的商业实现形式包括比刚才已经 描述的技术明显更为细致的方案。对于诸如美国专利号7,158,899中所 公开的内置测试之类的一些应用而言，无法釆用这些细致的方案，从而 使得所得到的解决方案本文档来自技高网...

【技术保护点】
一种用于测试被测电路的测试器，包括：　用于根据第一时钟信号来生成时基信号的时基发生器，所述时基发生器包括：　用于根据所述第一时钟信号来生成快速变化的相位信号的调制电路；以及　用于接收快速变化的相位信号并且从其中滤除不想要的 高频相位分量以便输出时基信号的相位滤波器；以及　用于根据时基信号来对被测信号进行采样以便输出采样信号的采样器。

【技术特征摘要】
【国外来华专利技术】US 2006-7-14 60/830,797;US 2007-7-12 11/776,8251. 一种用于测试被测电路的测试器，包括用于根据第一时钟信号来生成时基信号的时基发生器，所述时基发生器包括用于根据所述第一时钟信号来生成快速变化的相位信号的调制电路；以及用于接收快速变化的相位信号并且从其中滤除不想要的高频相位分量以便输出时基信号的相位滤波器；以及用于根据时基信号来对被测信号进行采样以便输出采样信号的采样器。2. 如权利要求1所述的测试器，其中所述调制电路包括用于从第 一时钟信号的不同延迟版本之中进行连续选择以便生成快速变化的相 位信号的时钟选择电路。3. 如权利要求2所述的测试器，其中所述调制电路进一步包括用 于接收所述笫一时钟信号并输出相对于笫一时钟信号有相移的第二时 钟信号的延迟元件，所述时钟选择电路包括用于接收第一时钟信号和第 二时钟信号的复用器。4. 如权利要求3所述的测试器，其中所述延迟元件能够以粗增量 进行编程。5. 如权利要求3所述的测试器，其中所述复用器包括输出和选择 端口，所述调制电路还包括选择信号发生器，所迷选择信号发生器与所 述复用器的所述选择端口进行操作通信并且被配置成生成高频选择信 号以用于使所述复用器在第一时钟信号和第二时钟信号之间进行连续 选择。6. 如权利要求5所述的测试器，其中所述复用器的高频选择信号 与第一和笫二时钟信号同步。7. 如权利要求5所迷的测试器，其中所述选择信号发生器包括包 含数字数据的循环存储器。8. 如权利要求7所述的测试器，其中所述数字数据依据sigma-delta调制进行配置。9. 如权利要求7所述的测试器，其中所述数字数据依椐一阶脉沖 密度调制进行配置。10. 如权利要求7所述的测试器，其中所述数字数据依据脉冲宽度 调制进行配置。11. 如权利要求7所述的测试器，其中所述数字数据表示sigma-delta 调制的常数斜坡信号。12. 如权利要求11所述的测试器，其中所迷数字数据表示一阶脉 冲密度调制的斜坡信号。13. 如权利要求11所述的测试器，其中所述数字数据表示脉冲宽 度调制的斜坡信号。14. 如权利要求7所述的测试器，其中所述数字数据表示sigma-ddta 调制的DC信号。15. 如权利要求14所述的测试器，其中所述数字数据表示一阶脉 沖密度调制的DC信号。16. 如权利要求7所述的测试器，其中所述数字数据表示脉冲宽度 调制的DC信号。17. 如权利要求5所述的测试器，其中所述选择信号发生器包括由 数字字发生器驱动的sigma-delta调制器。18. 如权利要求17所述的测试器，其中所述数字字发生器表示常 数斜坡输出。19. 如权利要求17所述的测试器，其中所述数字字发生器表示常 数且不变的输出。20. 如权利要求1所述的测试器，其中所述采样器包括沖莫数转换器。21. 如权利要求1所述的测试器，其中所述采样器包括D型触发器。22. 如权利要求l所述的测试器，进一步包括用于接收采样信号的 电压比较器。23. 如权利要求22所述的测试器，其中所述电压比较器被配置成 对被测信号进行采样以便生成采样信号。24. 如权利要求22所述的测试器，其中所述采样信号具有电压并 且所述测试器进一步包括用于生成扫描所述电压的参考电压信号的参 考发生器，所述电压比较器被配置成将所扫描的参考电压信号和采样信 号互相进行比较。25. 如权利要求22所述的测试器，其中所述电压比较器具有输出， 所述测试器进一步包括用于存储所述输出以供进一步分析的存储器。26. 如权利要求1所述的测试器，其中所述相位滤波器包括锁相环。27. 如权利要求1所述的测试器，其中所述调制电路根据数字数据 来生成快速变化的相位信号。28. 如权利要求27所述的测试器，其中所述数字数据依据 sigma-delta调制进4亍配置。29. 如权利要求27所述的测试器，其中所述数字数据依据一阶脉 沖密度调制进行配置。30. 如权利要求27所述的测试器，其中所述数字数据依据脉沖宽 度调制进行配置。31. 如权利要求27所述的测试器，其中所述数字数据表示 sigma-delta调制的常数斜坡信号。32. 如权利要求27所述的测试器，其中所述数字数据表示 sigma-delta调制的DC信号。33. 如权利要求1所述的测试器，其中所述测试器执行多个周期并 且进一步包括存储器控制器和具有多个存储位置的测试数据捕获存储 器，所述存储器控制器被配置用于在所述多个周期期间在所述多个存储 位置中重复存储所述采样器的输出。34. 如权利要求1所述的测试器，进一步包括用于接收对应的多个被测信号的多个采样器，所述多个采样器中的 每一个对所迷时基发生器的时基信号进行响应；以及 用于接收所述多个采样器的输出的数字信号处理器。35. 如权利要求34所述的测试器，进一步包括用于驱动所述时基 发生器和被测电路的振荡器。36. 如权利要求34所述的测试器，其中所述被测电路位于第一集 成电路芯片上并且所述时基发生器位于第二集成电路芯片上。37. 如权利要求1所述的测试器，其中所述被测电路位于第一集成 电路芯片上并且所述时基发生器位于第二集成电路芯片上。38. 如权利要求1所述的测试器，其中所述被测电路和所述时基发 生器位于共同的芯片上。39. 如权利要求1所述的测试器，进一步包括 用于提供预期数据信号的预期数据存储器；以及 用于将所迷采样信号与所述预期数据信号进行比较的数字比较器。40. 如权利要求39所述的测试器，进一步包括与所述数字比较器 进行通信以用于对所述采样信号和所述预期数据信号之间的失配误差 进行计数的误差计数器。41. 如权利要求39所述的测试器，进一步包括解复用器，响应于 所述时基信号，其用于对所述采样信号进行解复用以供输入到所迷数字 比较器中。42. 如权利要求1所述的测试器，进一步包括多个探测点，所迷多 个探测点均具有对应的与其相关联的、对所述时基信号进行响应的...

【专利技术属性】
技术研发人员：MM哈菲德，
申请(专利权)人：DFT微系统公司，
类型：发明
国别省市：US[美国]