用于产生抖动测试信号的系统和方法技术方案

通过使用频率缩放器（４２８）缩放低速抖动信号（４２０）产生全速抖动信号（４０４）的多速抖动信号发生器（２１６，４００）。低速抖动信号通过使用抖动注入器（４３２）将调制信号（４１６）注入参考信号（４１２）中创建。将抖动注入低速参考信号允许全速抖动信号的质量高于通过将抖动信息注入全速参考信号而产生的传统抖动信号。多速抖动信号发生器可用作测试诸如高速串行器／解串器电路（２２０）之类的各种电路的测试系统（２０８）的一部分。

【技术实现步骤摘要】
【国外来华专利技术】
一般来讲，本专利技术涉及集成电路领域。更具体地说，本专利技术针对产生抖动测试信号的系统和方法。
技术介绍
通过用一个或多个抖动测试信号激励电路，然后测量和分析电路对抖动信号的响应，来测试各种类型电路的抖动容限。这种抖动测试的一个实例是测试串行器/解串器(SerDes)装置以确定其误码率(BER)，误码率是SerDes装置的关键品质因数。抖动测试的具体实例在2004年5月3日以Roberts等人的名义提交的题为“测试集成电路的系统和方法”的美国专利申请序号10/838846中公开，通过引用将其完整地结合到本文中。附图说明图1显示用于通过全测试速度抖动测试信号112以传统方式激励被测装置(DUT)108的电路104的示范先有技术抖动发生器100。按照传统方式，低频参考信号116由频率缩放器120按比例提高至所需的测试频率，从而创建全速参考信号124。然后，注入电路132将调制信号128注入全速参考信号124中，从而创建全速抖动测试信号112。调制信号128有时是使用任意波形发生器产生的模拟波形。在测试高速数字集成电路和系统的上下文中，有时无需任意信号并且仅检验随机噪声容限。在这种情况下，抖动注入可通过将调制信号128(在这种情况下是噪声)直接叠加在全速参考信号124上进一步简化。虽然这简化了实现，但是它仍需要来自任意波形发生器或替代噪声源的模拟输入。美国专利No.6665808公开了应用微处理器产生标称参数值信号并且应用存储器存储和产生参数变化值信号的现有技术测试信号发生器。该标称参数值信号和参数变化值信号由耦合器组合并将组合信号提供给全速参考信号。对于相对较低和中等频率的测试信号，这些方案一般能有效工作。但是，随着电路速度的提高，由于抖动注入电路对诸如噪声、环境效应以及寄生效应之类的影响全速测试信号质量的干扰的敏感性增强，它们变得越来越难以实现。这种困难通常表现为由于诸如需要使用外来半导体加工技术和/或材料和/或相对复杂的电路来实现传统高速测试信号发生器之类的因素而增加的实现成本。需要的是产生用于抖动测试的高质高速抖动信号的低成本系统和方法。专利技术概述在一个方面，本专利技术针对用于产生抖动信号的系统。该系统包括在操作上配置为将抖动注入具有第一频率的参考信号中以产生第一抖动信号的抖动注入器。频率缩放器在操作上配置为将第一抖动信号乘以频率乘数，从而产生具有高于第一频率的第二频率的第二抖动信号。在另一个方面，本专利技术针对包括功能电路以及与该功能电路电气通信的测试系统的系统。测试系统在操作上配置为激励功能电路作为具有第一频率的第一抖动信号的函数。该测试系统包括在操作上配置为将抖动注入具有第一频率的参考信号中以产生具有低于第一频率的第二频率的第二抖动信号的抖动注入器。频率缩放器在操作上配置为将第二抖动信号乘以乘数，从而产生第一抖动信号。在又一个方面，本专利技术针对产生具有第一频率的第一抖动信号的方法。该方法包括将抖动注入参考信号中以产生具有第一频率的第一抖动信号的步骤。第一抖动信号乘以预定的频率乘数，从而产生具有高于第一频率的第二频率的第二抖动信号。附图概述为说明本专利技术，附图显示当前优选的本专利技术的形式。但是应该理解，本专利技术不限于附图中显示的确切配置和手段，其中图1是以传统方式产生全速抖动信号的示范先有技术抖动信号发生器的电路图；图2是包括包含本专利技术的多速抖动信号发生器的测试系统的测试设置的局部高级示意图/局部侧视图；图3是图2的测试系统结合自动测试设备和被测装置的高级示意图；图4是适合在图2和3的测试系统中使用的本专利技术的多速抖动信号发生器的高级示意图；图5A是适合在图4的频率缩放器中使用的锁相环的高级示意图；图5B是图5A的锁相环的相位响应与频率的示范曲线；图6A是通过应用适用于低频参考信号的缓慢变化的调制信号创建的低速测试信号的样本频谱的曲线；图6B是对应于图6A的低速测试信号作为从图5A的PLL的输出的全速测试信号的频谱的曲线；图6C是图6B的全速测试信号的时域曲线；图6D是图6B的全速测试信号的时域详细视图；图7是适合在图4的抖动注入器中使用的抖动注入电路的高级示意图；图8是适合在图7的静态延迟发生器中使用的静态延迟电路的高级示意图；图9是适合在图7的定时误差发生器中使用的定时误差电路的示意图；图10A是适合在图7的定时误差发生器中使用的备选定时误差电路的高级示意图；图10B是适合在图10A的延迟微调器中使用的微调电路的示意图；图11是说明用于提供图4的低频参考信号的可转换源配置的高级示意图；以及图12是包含图4所示的多种类型多速抖动信号发生器的集成电路芯片的很高级示意图。详细说明参照附图，图2显示根据本专利技术总体以数字200表示的测试设置。测试设置200通常包括被测装置(DUT)204以及经由在DUT和测试系统之间提供信号通路的接口、如接口板212与DUT电气通信的测试系统208。测试系统208包括能够产生质量高于传统方法产生的抖动测试信号的质量的全速抖动测试信号(未示出)的多速抖动信号发生器216。如下面结合图4详细说明的，抖动信号发生器216在本文中被称为“多速”以表示参考抖动信号以第一速度产生，然后将速度按比例提高以创建提供给DUT204的全速抖动测试信号。以这种方式产生全速测试信号允许多速抖动信号发生器216提供比传统方式产生的全速抖动测试信号受诸如噪声及电气和寄生效应之类的干扰影响更小的抖动测试信号。DUT204可包括要使用多速抖动信号发生器216测试的高速电路，例如串行器/解串器(SerDes)电路220。虽然SerDes电路220提供纯数字的功能，即，将并行数字数据转换成串行比特流或反之，但它表现为类似模拟的方式，特别是在通常用于千兆位每秒(Gbps)速度的低压差分信号传送技术中。已发现抖动测量是用于测量SerDes电路的误码率(BER)的SerDes测试中的重要因素。BER是SerDes电路的最重要的品质因数。同样，要强调的是，此实例用于说明测试系统208(图1)，并且更具体地说，是涉及具体和当前适时申请的多速抖动信号发生器216。但是，本领域的技术人员容易知道，多速抖动信号发生器决不局限于SerDes电路220的抖动测试。相反，本专利技术的任何一个或多个高级功能和概念实际上都可实现于包括抖动测试的任何种类的电路测试应用中，诸如锁相环(PLL)电路、时钟分配缓冲器以及重定时器的测试等。如本领域众所周知的，诸如SerDes电路220之类的高速数字电路可用于在各种应用中通过一个或多个串行链路发送和接收并行数据，例如符合大量通信标准的任何一个或多个的数据通信应用。这些标准包括诸如PCI express之类的芯片到芯片和板到板标准，以及诸如SONET之类的远程电信标准。目前，SerDes电路正设计为以Gbps方式工作，并可能在将来更快地工作。独立来说，传统ATE常常不适合用于测试Gbps SerDes装置，因为其内部时钟过慢而无法以其额定速度来测试这些装置。虽非必要，但DUT204通常会是集成电路芯片或芯片组。要测试的相应电路，例如SerDes电路220，可以是任何服从电气性能和/或特性测试的数字、模拟或混合信号电路。本领域的技术人员知道，由于使用本专利技术的测试系统208可测试的电路的广泛性，使用测试系统本文档来自技高网...

【技术保护点】
一种用于产生抖动信号的系统，包括：ａ）在操作上配置为将抖动注入具有第一频率的参考信号中以便产生第一抖动信号的抖动注入器；以及ｂ）在操作上配置为将所述第一抖动信号乘以频率乘数以便产生具有高于所述第一频率的第二频率的第二抖动信号的频率缩放器。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：MM哈费德，GD迪尔登，GW罗伯茨，
申请(专利权)人：DFT微系统公司，
类型：发明
国别省市：US[美国]