基于FPGA的三角波信号发生器制造技术

一种基于FPGA的三角波信号发生器,它具有对电路进行控制的FPGA电路；三角波产生电路，该电路的输入端接FPGA电路的输出端；通信电路，该电路与FPGA电路相连，该装置设计合理、电路简单、集成度高、外围元件少、能产生稳定信号，可应用于实验室三角波信号发生装置。

【技术实现步骤摘要】

本技术属于直接或经频率变换产生振荡的设备或装置
，具体涉及到基于FPGA的三角波信号发生器。
技术介绍
现代生产工艺的发展使FPGA的成本越来越低，且FPGA具有灵活可配置的特点，使用起来非常方便，逐渐取代专用集成电路ASIC,越来越受到设计者的青睐。在学生的实践中，经常会需要三角波信号，高精度、宽频率、高稳定性的三角波发生器对于所属整体系统性能的改善和提高起着至关重要的作用。三角波能用于抗冲击设计，雷达测距上，以及其它电子设备中。然而对于三角波信号产生电路，大多是由专用集成芯片或单片机产生的。这种三角波存在以下不足：1.功能单一；2.精度不理想，误差较大；3.稳定性较差，信号易受到干扰；4.调试不方便；
技术实现思路
本技术所要解决的技术问题在于克服上述三角波信号发生器的不足,提供一种设计合理、电路简单、集成度高、外围元件少、产生稳定信号的基于FPGA的三角波信号发生器。解决上述技术问题采用的技术方案是：它具有：对电路进行控制的FPGA电路；三角波产生电路，该电路的输入端接FPGA电路的输出端；通信电路，该电路与FPGA电路相连。本技术的三角波产生电路为：集成电路U9的6脚接电阻R1的一端并接连接器J9的2脚、7脚接电路R1的另一端并接连接器J9的1脚、8脚接5V电源、5脚接地，集成电路U9的4脚～1脚依次接集成电路U1的108脚、113脚、116脚、117脚，集成电路U8的16脚接连接器J8的3脚、17脚接连接器J8的2脚、7脚
接电容C1的一端、3脚接电容C3的一端、15脚接集成电路U1的156脚、13脚接集成电路U1的158脚、6脚接电容C2的一端、5脚接电容C2的另一端、4脚接电容C4的一端、2脚接电容C4的另一端、20脚和19脚接3V电源、18脚和1脚以及14脚接地，电容C1和电容C3的另一端接地，连接器J8的1脚接地；集成电路U8的型号为SP3223、集成电路U9的型号为MAX485。本技术的FPGA电路为：集成电路U1的108脚、113脚、116脚、117脚、156脚、158脚接通信电路，集成电路U1的139脚接晶振Y1的4脚，集成电路U1的155脚、149脚、147脚、148脚、34脚、35脚、36脚、25脚、33脚、32脚、26脚、146脚、145脚依次接连接器J1的14脚～2脚，集成电路U1的218脚～216脚、213脚、208脚、207脚、204脚～202脚、195脚～193脚、197脚、196脚、188脚、185脚～183脚接三角波产生电路，集成电路U1的191脚、110脚、90脚、72脚、211脚、229脚接1.5V电源，集成电路U1的92脚、70脚、112脚、157脚、130脚、172脚、209脚、231脚、189脚22脚、51脚、9脚接3V电源，集成电路U1的154脚、27脚接A1.5V电源，集成电路U1的91脚、89脚、71脚、52脚、10脚、109脚、40脚、230脚、192脚、69脚、111脚、129脚、212脚、142脚、171脚、232脚、210脚、190脚、151脚、150脚、31脚、30脚接地，连接器J1的1脚接地；集成电路U1的型号为EP1C6Q240C6，晶振Y1的型号为JHY50M。由于本技术采用集成电路U1作为FPGA芯片，通信电路产生信号输入到FPGA电路，由集成电路U1产生串口控制逻辑，将接收到的数据进行处理，集成电路U1产生了数模转换的控制逻辑，处理后的数据传送到三角波产生电路，该装置设计合理、电路简单、集成度高、外围元件少、能产生稳定信号，可应用于实验室三角波信号发生装置。附图说明图1是本技术电气原理方框图。图2是图1中FPGA电路的电子线路原理图。图3是图1中三角波产生电路和通信电路的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明，但本技术不限于这些实施例。实施例1在图1中，本技术基于FPGA的三角波信号发生器由FPGA电路、三角波产生电路、通信电路连接构成，FPGA电路的输出端接三角波产生电路的输入端，FPGA电路与通信电路相连。在图2中，本实施例的FPGA电路由集成电路U1、晶振Y1、连接器J1连接构成，集成电路U1的型号为EP1C6Q240C6，晶振Y1的型号为JHY50M。集成电路U1的108脚、113脚、116脚、117脚、156脚、158脚接通信电路，集成电路U1的139脚接晶振Y1的4脚，集成电路U1的155脚、149脚、147脚、148脚、34脚、35脚、36脚、25脚、33脚、32脚、26脚、146脚、145脚依次接连接器J1的14脚～2脚，集成电路U1的218脚～216脚、213脚、208脚、207脚、204脚～202脚、195脚～193脚、197脚、196脚、188脚、185脚～183脚接三角波产生电路，集成电路U1的191脚、110脚、90脚、72脚、211脚、229脚接1.5V电源，集成电路U1的92脚、70脚、112脚、157脚、130脚、172脚、209脚、231脚、189脚22脚、51脚、9脚接3V电源，集成电路U1的154脚、27脚接A1.5V电源，集成电路U1的91脚、89脚、71脚、52脚、10脚、109脚、40脚、230脚、192脚、69脚、111脚、129脚、212脚、142脚、171脚、232脚、210脚、190脚、151脚、150脚、31脚、30脚接地，连接器J1的1脚接地。在图3中，本实施例的三角波产生电路由集成电路U2～集成电路U7、连接器J2～连接器J7连接构成，集成电路U1～集成电路U7的型号为DAC7311。集成电路U2的3脚～1脚依次接集成电路U1的218脚～216脚、6脚接连接器J2的1脚、4脚接5V电源、5脚接地，集成电路U3的3脚～1脚依次接集成电路U1的213脚、208脚、207脚，集成电路U3的5脚接连接器J3的1脚、4脚接5V电源、5脚接地，集成电路U4的3脚～1脚依次接集成电路U1的204脚～202脚、6脚接连接器J4的1脚、4脚接5V电源、5脚接地，集成电路U5的3脚～1脚依次接集成电路U1的195脚～193脚、6脚接连接器J5的1脚、4脚接5V电源、5脚接地，集成电路U6的3脚～1脚依次接集成电路U1的197脚、196脚、188脚，集成电路U6的6脚接连接器J6的1脚、4脚接5V电源、5脚接地，集成电路U7的3脚～1脚依次接集成电路U1的185脚～183脚、6脚接连接器J7的1脚、4脚接5V电源、5脚接地，连接器J2～连接器J7的2脚接地。在图3中，本实施例的通信电路由集成电路U8、集成电路U9、电阻R1、电容C1～电容C4、连接器J8、连接器J9联接构成，集成电路U8的型号为SP3223、集成电路U9的型号为MAX485。集成电路U9的6脚接电阻R1的一端并接连接器J9的2脚、7脚接电路R1的另一端并接连接器J9的1脚、8脚接5V电源、5脚接地，集成电路U9的4脚～1脚依次接集成电路U1的108脚、113脚、116脚、117脚，集成电路U8的16脚接连接器J8的3脚、17脚接连接器J8的2脚、7脚接电容C1的一端、3脚接电容C3的一端、15脚接集成电路U1的156脚、13脚本文档来自技高网...

【技术保护点】
一种基于FPGA的三角波信号发生器,其特征在于它具有：对电路进行控制的FPGA电路；三角波产生电路，该电路的输入端接FPGA电路的输出端；通信电路，该电路与FPGA电路相连。

【技术特征摘要】
1.一种基于FPGA的三角波信号发生器,其特征在于它具有：对电路进行控制的FPGA电路；三角波产生电路，该电路的输入端接FPGA电路的输出端；通信电路，该电路与FPGA电路相连。2.根据权利要求1所述的基于FPGA的三角波信号发生器，其特征在于所述的三角波产生电路为：集成电路U9的6脚接电阻R1的一端并接连接器J9的2脚、7脚接电路R1的另一端并接连接器J9的1脚、8脚接5V电源、5脚接地，集成电路U9的4脚～1脚依次接集成电路U1的108脚、113脚、116脚、117脚，集成电路U8的16脚接连接器J8的3脚、17脚接连接器J8的2脚、7脚接电容C1的一端、3脚接电容C3的一端、15脚接集成电路U1的156脚、13脚接集成电路U1的158脚、6脚接电容C2的一端、5脚接电容C2的另一端、4脚接电容C4的一端、2脚接电容C4的另一端、20脚和19脚接3V电源、18脚和1脚以及14脚接地，电容C1和电容C3的另一端接地，连接器J8的1脚接地；集成电路U8的型号为SP3223、集成电路U9的型号为MAX485。3.根据权利要求1所述的基于FPGA的三角波信号发生器，其特征在于所述的FPGA电路为：集成电路U1...

【专利技术属性】
技术研发人员：党学立，王憨鹰，敦敏，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西;61