伪周期逻辑信号生成器制造技术

一种平均周期为Ｔ↓［ｍｅａｎ］的伪周期逻辑信号的生成器，包括：周期为Ｔ↓［ｒｅｆ］的基准时钟（５）；收到脉冲时改变状态的逻辑存储装置（６）；用于在基本的时间间隔Ｔ↓［ｓｅｃ］＝Ｋ×Ｔ↓［ｒｅｆ］结束时生成额定脉冲的第一装置（７），其中Ｋ是整数；用于在修改的时间间隔Ｔ’↓［ｓｅｃ］＝（Ｋ±１）×Ｔ↓［ｒｅｆ］结束时生成偏置脉冲的第二装置（８）；选择装置（１０、１２），其能够选择生成脉冲的装置，以便为了生成伪周期信号而定期地纳入偏置脉冲来校正平均周期。一种为生成等离子火花来进行射频点火而对谐振器的驱动的应用。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及伪周期逻辑信号生成器，其可以用于许多应用，特别地通 过射频驱动多火花塞谐振器而用于机动车辆的等离子点火应用。
技术介绍
在现代机动车辆点火领域中，多火花塞MSP与传统火花塞相比呈现 出实质上的革新和几何差异。这种MSP在FR 03-10766、 FR 03-10767、 FR 03-10768、 FR 04-12153和FR 05-00777中有详细描述。MSP包括谐振器，其谐振频率Fe依赖于高频，通常在4至6MHz之 间。对这种MSP的控制需要其频率Fp尽可能接近频率Fe的周期控制信号。 本申请人的专利申请FR 05-12769描述了实践细节和这种射频点火的最佳 频率控制的限制。MSP及其相关谐振器的Q因子Q较高，()=90至100。 由此推出带宽A①相对较窄，该带宽按照关系式Aco = 1/Q而与Q因子成反 比。对MSP的控制因而需要等于谐振频率Fe的控制频率Fp,准确度大于 10 KHz,或相关频率的±0.2%。为了生成具有上述准确度的周期控制信号，已知地4吏用包括压控振荡 器(VCO)的相似解决方案。这种解决方案具有下列缺点对干扰的高敏 感性、难以对频率^it化以及通常的复杂度。使用通过对基准时钟进行整数除法而使用数字解决方案也是已知的。 通过考虑期望频率的准确度，这种解决方案需要基准频率大于2.5 GHz的 设备时钟频率。这种处理器的成本使其无法用于机动车辆行业
技术实现思路
本专利技术通过提出一种基于工作在最大等于几百MHz的基准频率Fref 的时钟的伪周期逻辑信号生成器而消除了上述缺点。这种生成器生成频率 Ffix的周期信号，所述频率是通过对用校正因子C定期修改的基准频率做 整数除法而获得的，所述校正因子被应用于其周期之一以生成具有中频 Fmean = Fflx ± C的伪周期信号。本专利技术的目的是一种伪周期逻辑信号生成器，包括基准时钟，其能 够生成周期为Tw的基准信号；逻辑存储装置，其作为输出而提供所存储 的逻辑状态并且,皮控制成在接收到脉冲时改变状态；第一生成装置，其能够在基本时间间隔Tsee-KxTref结束时生成额定脉冲，其中K是整数；第 二生成装置，其能够生成在修改的时间间隔T，sec = (K±l) X Tref结束时生成偏置脉冲；选择装置，其能够在所述第一生成装置与第二生成装置之间选 择生成这样的脉沖的装置该脉冲将所述逻辑存储装置控制成纳入用于纠正平均周期的偏置^^冲从而生成具有平均周期的伪周期信号，其中K是整数，而L是O至l之间的真实的纠正因子。根据本专利技术的设备的优点是使之能够利用基准频率相对较低的时钟、以接近于期望频率的中频准确度来控制MSP的谐振器。根据本专利技术的设备的另一优点是实现了对K和L的简单确定，其中K则aw和L分别基于比率2;的整数部分和分数部分。根据本专利技术的另一特征，所述生成器还包括第三生成装置，其能够在 截短的时间间隔r, ^、《,_ 2 .结束时生成提前(advanced)脉冲，所述选择装置能够选择该第三生成装 置以使得前M个脉冲是提前脉冲。根据本专利技术的i殳备的另 一优点因而是避免在开始生成伪周期信号序列 时在受控晶体管的端子上出现超电压。所述i殳备的另 一优点是限制晶体管端子上的切换损耗，因为晶体管端6子上的电压和电流在共振频率上异相为Tl。本专利技术还涉及射频点火电路，该电路包括在频率上控制谐振电路以生 成等离子的所述生成器。附图说明通过阅读下面结合附图作为说明而给出的详细描述，本专利技术的其他特征、细节和优点将变得更明显，其中图1示出了周期基准信号和例如由根据本专利技术的生成器生成的伪周期 信号的相比较的时间图2示出了根据本专利技术的生成器的实施例；图3示出了伪周期信号的开始的时间图；和图4概略地说明了射频点火。具体实施例方式图1以相比较的时间示出了周期为TVef的周期基准信号以及指示了由根据本专利技术的生成器生成的伪周期信号2的信号。在整个说明书中，作为数字应用的实例而假设这样的基准时钟周期 Tref = 8 ns (Fref = 125 MHz)，并且期望生成具有中频Tmean = 170 ns的目标 信号。通过对于基准时钟做整数除法，只能够获得成基准周期Tw的倍数 的周期，即160 ns ( xlO )或是176 ns ( xll)。本专利技术的原理在于生成长度为基准周期的倍数的信号周期并且通过定 期修改校正周期的长度来校正信号的平均周期。所述修改可能在于通过分别增加或收缩基准周期Tref来分别延长或缩短所述校正周期。参考图1,信号2包括长度为Tsec = KxTref的半周期，这里K= 10。根据校正因子L，半周期T鄉被长度为T，sedK+l)xTref的校正半周期定期替换，该校正半 周期在这里被延长。可选地，这个校正周期可以被截短一长度 T，sec = (K-l)xTref。为了返回数字应用的实例，通过使用延长的周期，参数K=10和7L二0.625使之能够获得Tme加-170ns的平均周期。同样，通过使用截短的 周期，参数KM1和L询.375使之能够获得相同的平均周期。为了生成这种信号，生成器包括能够递送周期为1Vef的基准信号1的基准时钟5，图2概略地示出了这种生成器的实施例。逻辑存储装置6被 用来对所生成的信号2整形。这个存储装置6在输出端62提供所维持的逻 辑状态(0或1)。这个存储装置6可以被输入端61控制，因为输出状态 62每当存储装置6在其输入端61收到脉冲时改变。在剩余的应用部分中， 脉沖被看作是脉冲信号或指示状态改变的信号，例如前沿。这种脉冲无论 其形式如何都是由接收器存储装置6和发送器脉冲生成装置联合限定的。 所述生成器还包括第一生成装置7，其能够在基本的时间间隔Tse^^KxTref结束时从所述基准信号1中生成额定脉沖，其中K是整数；第二生成装置8，其能够在修改的时间间隔T，sec = (K±l)xTref结束时从所 述基准信号1中生成偏置脉冲。应当观察到，如果Tref是基准信号的周期，则Tsee和T，see (和下文将描述的T"see)是具有伪周期信号2的半周期的齐次时间。伪周期信号2被构造成一个半周期接着另 一个半周期。所述生成器还包括选择装置10、 12，其能够在第一生成装置7和第二 生成装置8之间选择生成控制所述逻辑存储装置6的脉冲的生成装置。所 述选择器IO、 12负责以序列发送由第一生成装置7生成的额定脉冲，并且 将^^皮安排用来校正平均周期的、定期的偏置脉冲纳入所述序列中，逻辑存 储装置6因而接收后随有偏置脉冲的额定脉冲序列。这使得伪周期信号2的生成重复地包含由长度为Tw的半周期和长度为T，see的修改周期构成的序列。所生成的伪周期信号2因而具有平均周期T咖训，该平均周期可以通 过对至少N个半周期取平均值来计算，或者其中K是整数而L是介于0和1之间的真实校正因子。 获得下面的关系式，8mc肌 — ret — K + L2T f — 2F ——ret mean ，其中Fm,作为伪周期信号2的中频。通过标识，可以从中推导出生成器配置参数K和L之间的简单关系式以及周期比的一半或频率比的一半的整数部分「 F 、 V " w」、二J meow 乂和小数部分 、mra/7 乂有必要区分时间间隔增加的情况和时间间隔缩短的本文档来自技高网...

【技术保护点】
一种平均周期为Ｔ↓［ｍｅａｎ］的伪周期逻辑信号的生成器（２），其特征在于，包括：　－基准时钟（５），其能够生成周期为Ｔ↓［ｒｅｆ］的基准信号（１）；　－逻辑存储装置（６），其作为输出（６２）而提供所存储的逻辑状态并且可以被控制成当收到脉冲时改变状态；　－第一生成装置（７），其能够在基本的时间间隔Ｔ↓［ｓｅｃ］＝Ｋ×Ｔ↓［ｒｅｆ］结束时从所述基准信号（１）中生成额定脉冲，其中Ｋ是整数；　－第二生成装置（８），其能够在修改的时间间隔Ｔ’↓［ｓｅｃ］＝（Ｋ±１）×Ｔ↓［ｒｅｆ］结束时从所述基准信号（１）中生成偏置脉冲；　－选择装置（１０、１２），其能够在所述第一生成装置（７）与所述第二生成装置（８）之间选出生成控制所述逻辑装置（６）的脉冲的装置，定期地纳入用于校正所述平均周期的偏置脉冲从而生成平均周期为Ｔ↓［ｍｅａｎ］＝２＊Ｔ↓［ｓｅｃ］／Ｎ＝２（Ｋ±Ｌ）×Ｔ↓［ｒｅｆ］　的伪周期信号（２），其中Ｋ是整数并且Ｌ是介于０和１之间的真实的校正因子。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：A阿涅雷，F德洛雷因，J库约，
申请(专利权)人：雷诺股份公司，
类型：发明
国别省市：FR[法国]