具有在绝缘体上硅或体硅中构建的背栅极的结场效应晶体管制造技术

通过故意将沟道－阱ＰＮ结与栅极区域短路，实现了一种没有用于背栅极的表面接触的结场效应晶体管，该晶体管实现了沟道中的两倍跨导并且具有更高的切换速度。这是通过以下方式实现的：故意刻蚀掉至少栅极区域中有源区外部的场氧化物，以便暴露出有源区的侧壁，向下直到与阱形成电接触的掩埋栅极或沟道－阱ＰＮ结。然后在沟槽中沉积多晶硅并进行重掺杂，并且使用退火步骤来将杂质驱动到沟道区域的顶部和侧壁，从而产生“包绕”栅极区域，该“包绕”栅极区域沿沟道区域的侧壁向下到达沟道－阱ＰＮ结。这使得被施加到栅极端子的偏置也被施加到阱，从而利用围绕栅极－沟道ＰＮ结和沟道－阱ＰＮ结两者的耗尽区域对沟道跨导进行调制。

【技术实现步骤摘要】
【国外来华专利技术】具有在绝缘体上硅或体硅中构建的背栅极的结场效应晶体管
技术介绍
结场效应晶体管(JFET)被构建在半导体衬底中的有源区中，其中有 源区被场氧化物(field oxide)包围。在有源区中，形成了被称为阱(well)的导电区，该阱与体衬底形成了 PN结。该PN结被称为背栅极， 并且在传统情况下形成到阱的表面接触以便可以向阱区域施加偏压以用于 各种目的。该独立的用于阱的接触消耗了芯片面积，并且减少了在任何晶 片上可形成的器件的总数。在阱中，形成了导电沟道区域，并且在该沟道区域中，形成了导电的 源极、漏极和栅极区域。这些源极、漏极和栅极区域与沟道区域形成了 PN结。在一类新工艺和结构(这类新工艺和结构是先前由本专利技术的受让 人提交的本申请的主题)中，这些源极、漏极和栅极区域是非常浅的。源 极、漏极和栅极区域中的每一个都有表面接触。JFET用于选择性地在源极和漏极接触之间切换电流流动。这是通过以 下方式实现的向源极和漏极施加合适的电压，并向栅极接触施加偏置电 压以使得当不希望电流流动时发生夹断(pinchoff)并且当希望电流流动时 打开沟道。夹断是这样一种状况由于沟道中缺乏少数载流子，来自栅本文档来自技高网...

【技术保护点】
一种结场效应晶体管，包括：　有源区，该有源区包括被绝缘材料包围的单晶半导体；　在所述有源区中的阱区域，其被掺杂为第一导电类型；　在所述有源区中的沟道区域，其被掺杂为第二导电类型，并且其被定位成与所述阱区域形成ＰＮ结；沟槽，该沟槽被形成在所述绝缘材料中，以便暴露出所述有源区的壁的至少一部分，从而暴露出所述ＰＮ结；　填充所述沟槽的栅极接触多晶硅，该栅极接触多晶硅掺杂有高浓度的所述第一导电类型的导电性增强杂质；　在所述沟道区域中并且掺杂有所述第一导电类型杂质的栅极区域，所述栅极区域沿着所述有源区的所述壁的暴露部分延伸以便与所述ＰＮ结形成电接触。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：玛杜胡卡沃拉，
申请(专利权)人：帝斯曼方案公司，
类型：发明
国别省市：US[美国]