互补型绝缘体上硅（SOI）结式场效应晶体管及其制造方法技术

本发明专利技术公开了一种半导体器件，其包括在绝缘体上硅（ＳＯＩ）晶片上制造的互补型结式场效应晶体管（ＪＦＥＴ）。Ｐ型ＪＦＥＴ包括由ｎ型多晶硅形成的控制栅极（１７０），ｎ型ＪＦＥＴ包括由ｐ型多晶硅形成的控制栅极（１１０）。互补型ＪＦＥＴ可包括具有形成在沟道区下方的背栅极的四端子ＪＦＥＴ。该背栅极可以经由在隔离结构中的切口区电连接到形成在沟道区上方的控制栅极。另外，互补型ＪＦＥＴ可以在形成于硅锗（ＳｉＧｅ）层或硅锗碳（ＳｉＧｅＣ）层等上面的应变硅上形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般性地涉及半导体器件，更具体地涉及包括绝缘体上硅(SOI)结式场效应晶体管(JFET)的半导体器件。
技术介绍
结式场效应晶体管(JFET)由于器件尺寸减小，具有优于金属氧化物 半导体型场效应晶体管(MOSFET)的优点。 一个特别的优点是不存在典 型的MOSFET中常见的薄栅极绝缘层。然而，由于JFET在当今的半导体 器件中不常用，最近几十年对JFET的研究工作很少。一种典型的MOSFET是绝缘体上硅(SOI) MOSFET。许多种SOI MOSFET是公知的。在Kluwer Academic Publishing于2004年4月出版的 的 Jean-Pierre Colinge的Silicon on Insulator Technology: Materials to VLSI中可以找到SOI MOSFET的具体实例。SOI技术包括在硅衬底上的埋藏绝缘层，通常为Si02。埋藏绝缘层可 以使用各种技术来形成。 一种方法包括氧化第一硅晶片的表面来产生绝 缘层，将氧化的晶片结合到第二晶片，然后将第二晶片抛光掉预定的厚 度。另一方法是利用离子注入步骤来形成埋藏绝缘层，该离本文档来自技高网...

【技术保护点】
一种半导体器件，包括：　形成在衬底上的绝缘体上的器件层；　具有第一导电类型且形成在所述器件层中的第一结式场效应晶体管（ＪＦＥＴ）；　具有第二导电类型且形成在所述器件层中的第二ＪＦＥＴ。

【技术特征摘要】
【国外来华专利技术】US 2006-8-22 11/507,7931. 一种半导体器件，包括形成在衬底上的绝缘体上的器件层；具有第一导电类型且形成在所述器件层中的第一结式场效应晶体管(JFET)；具有第二导电类型且形成在所述器件层中的第二JFET。2. 根据权利要求1所述的半导体器件，其中第一和第二导电类型的 JFET为用于逻辑栅极的增强模式晶体管。3. 根据权利要求1所述的半导体器件，其中第一 JFET包括具有第二导电类型的多晶硅层的控制栅极； 第二JFET包括具有第一导电类型的多晶硅层的控制栅极。4. 根据权利要求1所述的半导体器件，其中所述器件层包括硅。5. 根据权利要求1所述的半导体器件，其中第一 JFET包括第一控制 栅极和第二控制栅极。6. 根据权利要求5所述的半导体器件，其中所述第一控制栅极和第二 控制栅极彼此电连接。7. 根据权利要求6所述的半导体器件，其中所述第一控制栅极和第二 控制栅极通过多晶硅层电连接。8. 根据权利要求1所述的半导体器件，还包括介于所述绝缘体和所 述器件层之间的含硅层。9. 根据权利要求8所述的半导体器件，其中所述含硅层包括硅和锗。10. 根据权利要求8所述的半导体器件，其中所述含硅层包括硅、 锗、和碳。11. 根据权利要求8所述的半导体器件，其中所述器件层包括应变硅。12. 根据权利要求1所述的半导体器件，其中所述器件层包括含有不 同Si、 Ge、 C组成的多层。13. 根据权利要求1所述的半导体器件，其中第一 JFET包括第一源/漏和含多晶硅的第一源/漏触点。14. 根据权利要求1所述的半导体器件，其中第一 JFET包括其上具有 栅极侧壁的控制栅极。15. 根据权利要求14所述的半导体器件，还包括在控制栅极上的帽层。16. —种半导体器件，包括第一导电类型的第一 JFET和第二导电类型的第二 JFET;第一 JFET 和第二 JFET形成在一个衬底上，该衬底具有在第一 JFET和第二 JFET和 该衬底之间形成的绝缘层。17. 根据权利要求16所述的半导体器件，其中所述第一 JFET和第二 JFET在平行于衬底表面的方向上被至少一个隔离层彼此分开。18. 根据权利要求16所述的半导体器件，还包括所述隔离层是浅沟 槽隔离层。19. 根据权利要求16所述的半导体器件，其中第一 JFET包括在沟道 第一侧上的第一控制栅极和在沟道第二侧上的第二控制栅极。20. 根据权利要求19所述的半导体器件，其中所述第一控制栅极和第 二控制栅极电连接。21. 根据权利要求19所述的半导体器件，其中所述第一控制栅极和第 二控制栅极各自独立地可控。22. 根据权利要求16所述的半导体器件，其中第一 JFET包括第一 JFET控制栅极，第一 JFET控制栅极包括被掺杂为第二导电类型的多晶 硅。23. 根据权利要求22所述的半导体器件，还包括第二 JFET包括第 二 JFET控制栅极，第二 JFET控制栅极包括被掺杂为第一导电类型的多晶 硅。24. 根据权利要求16所述的半导体器件，其中第一 JFET包括第一 JFET、源/漏端子，第一 JFET源/漏端子包括被掺杂为第一导电类型的多晶 硅。25. 根据权利要求14所述的半导体器件，还包括位于...

【专利技术属性】
技术研发人员：阿首克K卡泊尔，
申请(专利权)人：帝斯曼方案公司，
类型：发明
国别省市：US[美国]