在具有控制器和由控制器控制的非易失性存储器阵列的非易失性存储器（ＮＶＭ）器件中，电压管理器电路监视为ＮＶＭ器件供电的电压源的输出。电压管理器电路可以是ＮＶＭ器件的一部分或者耦连到它。电压管理器电路被配置为响应于检测到为ＮＶＭ器件供电的电压源的输出下降到预定值以下，使“低电压”信号有效。该控制器被配置为当“低电压”信号无效时将数据写到存储器阵列中，以及当“低电压”信号有效时暂停写数据。响应于“低电压”信号的有效，该控制器完成未决情况下的写周期／编程操作，以及在“低电压”信号的有效期间阻止任何另外的（一个或多个）写周期／编程操作。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及用于非易失性存储器的写中断(abort)机制。
技术介绍
二进制和多级单元(MLC)NAND (与非)闪存是具有高数据存储密度和高性能的非 易失性存储器(NVM)的形式，然而，由于热拔(hot removal)、供电不足(brownout)、供电中 断(blackout)等引起的电力故障(power failure)可能导致由于数据被写入这类存储器 的方式的特性而造成数据损坏或丢失。典型地，一次将“一页”或一组比特写到NVM。如果 在写周期/编程操作期间发生电力故障，则可能少于该页的所有比特的一些比特被成功编 程到NVM中。当读回包含未成功编程的比特的页时，一些比特将具有新的值，而一些将具有 旧的值，因此，该页将被损坏。在一些之前的方法中，将主机数据的复杂的数据结构和多重 拷贝保存在NVM器件中，以保证在大部分环境下的适度的恢复。不幸的是，该方法降低了性 能和数据存储密度。例如，典型地，使用闪速类型的存储器的NVM编程周期取决于存储器的 类型而具有0. 5-10毫秒的数量级。可以通过使用被布置来直接对NVM供电的诸如电池或非常大的值的电容器 (1000UF的数量级)之类的备用或次级电源来解决该问题，但这些解决方案通常成本高或 需要过多的空间。改进的解决方案将是期望的。
技术实现思路
在具有控制器和由控制器控制的非易失性存储器阵列的非易失性存储器(NVM) 器件中，电压管理器电路监视为NVM器件供电的电压源(voltagesupply)的输出。电压管 理器电路可以是NVM器件的一部分或者耦连到它。电压管理器电路被配置为响应于检测到 为NVM器件供电的电压源的输出下降到预定值以下，使“低电压”信号有效(assert)。控 制器被配置为当“低电压”信号无效(deassert)时将数据写到存储器阵列中，以及当“低电 压”信号有效时暂停写数据。响应于“低电压”信号的有效，控制器完成未决(pending)情 况下的写周期/NVM编程操作，以及在“低电压”信号的有效期间阻止任何另外的(一个或 多个)写周期/编程操作。在一个实施例中，公开了一种用于执行写中断处理来在低电压 条件期间暂停由存储器控制器将数据写到非易失性存储器阵列中的尝试的方法。该方法可 以包括监视为非易失性存储器阵列供电的电压源的输出；确定在电压源的输出处是否存 在低电压条件；以及在低电压条件存在时暂停任何未处理的写命令。而且，公开了一种包括非易失性存储器阵列的非易失性存储器装置。该非易失性存储器装置还可以包括电压管理 器电路，被配置为监视为该装置供电的电压源的输出，并且响应于检测到电压源的输出处 于低电压状态，使信号有效。另外，可以包括存储器控制器，它与存储器阵列通信，并且被配 置为当信号无效时将数据写到存储器阵列中，以及响应于该信号的有效而暂停写数据。附图说明合并在说明书中并组成说明书的一部分的附示了一个或多个实施例的示例， 并且与示例实施例的描述一起，用于解释实施例的原则和实施方式。在附图中图1是图形化地图示来自个人计算机的一个典型电源的断电概况的电压/时间图。图2是图形化地图示来自个人计算机的另一典型电源的断电概况的类似的电压/ 时间图。图3图示了根据一个实施例的耦连到主机的非易失性(NVM)存储器器件的示意性 框图。图4图示了根据一个实施例的理想的电压/时间图和可用来完成未决的写操作的 时间。具体实施例方式这里，在具有控制从/向相关联的非易失性存储器阵列读和写数据的控制器的该 类非易失性存储器器件的上下文中，描述示例实施例。本领域技术人员将意识到，下面的描 述仅仅是说明性的，并且不试图以任何方式来限制。对于得益于该公开的这种技术人员将 容易想到其他实施例。现在将详细进行参考以实现如附图中所图示的示例实施例。贯穿于 附图和下面的描述，将使用相同的参考标记来表示相同或类似的项目。为了清楚，没有示出和描述在这里描述的实施方式的所有常规特征。当然，将理解 的是，在任何这种实际实施方式的开发中，必须作出许多实施方式特定的决定以达到诸如 符合应用和商业相关的限制之类的开发者的特定目标，并且这些特定目标将在不同实施方 式和不同开发者之间改变。而且，将理解的是，这种开发努力可能是复杂和耗时的，但是对 于得益于该公开的本领域技术人员，将是常规的工程任务。根据该公开，可以使用各种类型的操作系统、计算平台、计算机程序和/或通用的 机器来实现在这里描述的部件、处理步骤和/或数据结构。另外，本领域技术人员将意识 到在不脱离在这里描述的专利技术构思的范围和精神的情况下，也可以使用诸如硬连线器件、 现场可编程门阵列(FPGA)、专用集成电路(ASIC)等具有更少通用目特性的器件。在由计 算机或机器来实现包括一系列处理步骤的方法且那些处理步骤可以被存储为由该机器可 读的一系列指令的情况下，可以将它们存储在有形介质上，例如计算机存储器器件(例如， R0M(只读存储器)、PR0M(可编程只读存储器)、EEPR0M(电可擦除可编程只读存储器)、 FLASH存储器、跳跃盘等)、磁存储介质(例如，磁带、磁盘等)、光存储介质(例如，CD-ROM、 DVD-ROM、纸卡、纸带等)以及其他类型的程序存储器。在NVM的嵌入式应用中，在(例如，由于存储器器件相对地不可触及、或焊接在位(soldered in place)等)热拔不是实质问题的情况下，可能利用(leverage)该系统的固有电容(例如，电源电容器和印刷电路板电容)来允许“未决”或处理中的NVM程序或者写 周期的成功完成。返回到图1和2，图1是图形化地图示来自个人计算机的一个典型电源的断电概 况的电压/时间图。图2是来自个人计算机的另一典型电源的断电概况的类似电压/时间 图。在每种情况下，垂直比例尺是每个刻度1伏DC (VDC)，以及水平比例尺是每个刻度20毫 秒。有趣的是如下事实在关闭电源时，电源能够在保持该电压达几乎两个刻度，然后电压 开始下降。该电压在4.5VDC和2.7VDC之间的电压范围中花了大约25毫秒。在一个实施 例中，期望NVM应该能够在大约0. 5-5毫秒中完成写周期/编程操作，从而如果在中断电力 时存储器正要完成当前的写周期/编程操作并且不开始其他的(一个或多个)写周期/编 程操作，则可以在这种NVM应用中消除数据损坏问题。为了利用大电源的该特征，如图3所示的电压管理器电路304用于检测电压什么时候明显下降——在此(从刚好在5. 0VDC以上)到4. 5VDC以下的预定电平。在这点上， 电压管理器电路被配置为使指示低于电源的正常电压输出的“低电压信号”有效(assert) 来警告NVM控制器暂停向NVM存储器阵列进一步写。该方法充分利用如下事实尽管指定 的Vccjnin是4. 5VDC，但是控制器和存储器将继续运作(在一个实施例中)，直到电压下降 到大约2. 7VDC。如果斜坡下降率足够低，如图4所示，例如在一个实施例中在大约5-20毫 秒中从4. 4VDC下降到2. 7VDC，则将存在足够的时间来完成未决的写周期/编程操作，并且 当由电压管理器电路304继续使“低电压”信号有效时，将暂停进一步的(一个或多个)写 周期/编程操作。可以以本领域技术人员已知的便利方式来得到电压管理器电路3本文档来自技高网...
【技术保护点】
一种用于执行写中断处理来在低电压条件期间暂停由存储器控制器将数据写到非易失性存储器阵列中的尝试的方法，所述方法包括：监视为所述非易失性存储器阵列供电的电压源的输出；确定在所述电压源的输出处是否存在低电压条件；以及在所述低电压条件存在时暂停任何未处理的写命令。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：史蒂文T斯普劳斯，达瓦尔帕里克，阿琼卡普尔，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。