闪烁存储器系统控制方案技术方案

一种闪烁存储器系统结构，具有串联的闪烁存储器设备用于获取数据的高速编程。通过数据页面的交错编程到系统中的存储器设备来实现数据的高速编程，使得不同页面的数据存储在不同的存储器设备。存储器控制器发出编程命令用于每一存储器设备。当每一存储器设备接收到编程命令，其开始编程操作或者将命令传输到下一个存储器设备。因此，闪烁系统中的存储器设备一个接一个地顺序编程页面数据，使得编程每一页面数据到闪烁存储器系统的延迟最小化。存储器控制器可以执行耗损平衡算法用于最大化每一存储设备的耐久性或者对于任意尺寸数据来优化编程性能和耐久性。

【技术实现步骤摘要】

本专利技术总的涉及闪烁存储器，更具体地，本专利技术涉及用于大容量存储应用的多设 备闪烁存储器系统。
技术介绍
闪烁存储器是常用的一类非易失性存储器，其广泛用作消费电子(诸如数字照相 机和便携数字音乐播放器)的大容量存储。当前可用的闪烁存储器芯片的密度可达32G比 特GGB)，由于单个闪烁芯片的小尺寸，其适合用在流行的USB闪烁驱动器中。八百万像素的数字照相机和具有音乐和视频功能的便携数字娱乐设备的出现促 进了对于存储大量数据的超高容量的要求，而这种要求是单个闪烁存储器设备不能满足 的。因此，将多个闪烁存储器设备组合在一起形成存储器系统来有效增加可用的存储容量。 例如，这些应用可以要求20GB的闪烁存储密度。图1的框图示出与主机系统12 —起集成的现有技术的闪烁存储器系统10。闪烁 存储器系统10包括和主机系统12通信的闪烁存储器控制器14以及多个非易失性存储器 设备16。主机系统包括诸如微控制器、微处理器或者计算机系统的处理设备。图1的闪烁 存储器设备10被配置包括一个通道20，其中多个存储器设备16并行连接到通道20。本 领域的普通技术人员可以理解存储器系统10可以具有与通道相连的任意数量的存储器设 备。通道20包括一组公用总线，包括连接到所有相应的存储器设备的数据和控制线 路。虽然没有示出，但是每一存储器设备可以由闪烁存储器控制器14提供的相应芯片选择 信号来使能或者禁止。闪烁控制器14用于根据主机系统12的操作经通道发送命令和数据 到所选择的存储器设备。从存储器设备读取的数据经通道被返回所述闪烁存储器控制器14 和主机系统12。闪烁存储器系统10通常称为多点(multi-drop)配置，其中所述存储器设 备10关于通道20并行连接。在闪烁存储器系统10中，非易失性存储器设备16互相相同，并且典型地实现为与 非闪烁存储器设备。本领域内的普通技术人员可以理解闪烁存储器可以组织在存储体中， 每一存储体可以被组合到块中以有利于块擦除。大部分商业可用的与非闪烁存储器设备被 配置具有两个存储体。在讨论闪烁存储器系统10的操作之前，简要描述单个与非闪烁存储 器设备存储器核。图2的总的框图示出公知与非闪烁存储器的一个存储体。存储体30被组织到k+Ι个块中。每一块包括与非存储器单元串，具有互相串联的多达i+Ι个闪烁存储器单元。 相应地，字线Wi)到WLi连接到存储器单元串中的每一个闪烁存储器单元的栅极。与信号 SSL(串选择线)相连的串选择设备选择性地将存储器单元串连接到位线，同时连接到信号 GSL(接地选择线)的接地选择设备将存储器单元串选择性地连接到诸如VSS的电源线。串 选择设备和接地选择设备为η沟道晶体管。存储体30的所有块公用j+Ι个位线，并且每一 位线连接到块到DO的每一块中的一个与非存储器单元串。每一字线(WL0到WLi)、 SSL和GSL信号连接到块中的每个与非存储器单元串中的同一对应的晶体管设备。本领域 内的普通技术人员应该可以意识到沿着一个字线存储在闪烁存储器单元中的数据称为一 个数据页面。数据寄存器32连接到存储体30外部的每一位线，用于存储将要编程到闪烁存储 器单元的一个页面的写数据的一个页面中。数据寄存器32还包括感应电路用于感应从闪 烁存储器单元的一个页面读取的数据。在编程操作期间，数据寄存器执行编程验证操作以 确保该数据被正确编程到与所选字线相连接的闪烁存储器单元中。块中的编程通常从对应 于mi)的页面开始，顺序执行到WLi直到完成本块，然后继续从新块的Wi)开始编程。在一 个设备中，顺序编程多个块。返回到图1的闪烁存储器系统10，存在多个特定问题对系统性能产生不利的影 响。一些是物理的而另一些是结构上的。闪烁存储器系统10的配置产生物理性能的限制。由于大量并行信号运行通过系 统，由于串扰、信号偏斜、同步开关噪声(SSN)，所传输信号的信号完整性将削弱。在此配置 中的功耗由于闪烁控制器和闪烁存储器设备之间的每个信号线为了信号传输频繁充放电 也成为一个问题。随着系统时钟频率的增长，功耗也随之增加。从结构上看去，编程操作将占用太多的时间。闪烁控制器14的基本功能是管理数 据到系统中的存储器设备的写入。在闪烁存储器的上下文中，写数据通常是指编程数据。关 于闪烁编程存在两个显著的难题。第一，相对于诸如DRAM和SRAM的易失性存储器和诸如 硬盘驱动器的非易失性存储器，闪烁编程较慢。编程数据到闪烁存储器单元需要高电压和 分步骤编程序列以获得严格的编程阈值电压分布。在具有两个存储体的与非闪烁存储器设 备中，两个页面的数据并行编程，一个页面用于一个存储体。由于每一个存储体仅有一个数 据寄存器，其它的编程操作需要等到当前页面成功编程之后。因此，将大量数据编程到闪烁 设备16就需要消耗非常大量的时间。传统闪烁存储器系统10的第二个问题是编程数据的线性文件结构。图3示出用 于具有四个存储器设备的闪烁存储器系统50的传统文件结构。在图3中，每个存储器设备 52、54、56和58具有总数为η的物理页面的存储空间，这些存储空间分配在任意数量的块。 在所示例子中，假设η个页面在两个存储体之间平均分配。大多数闪烁存储器系统将包括 多个数据页面的数据文件线性存储到一个存储器设备中。例如，数据文件的第一页面存储 在设备52的页面0中，随后的数据页面依次存储在后续页面中。一旦设备52存满，系统50 中将要存储的其余数据文件从设备讨中的页面0开始，以此类推。箭头60示出数据写到 闪烁存储器系统50的存储模式。此线性文件结构以及每一存储器设备的每一页面的数据文件需要相对长的编程 时间，使得闪烁存储器系统需要显著长的时间来存储数据。涉及线性文件结构的另一个问题是设备可靠性，并且更具体地，是一个存储器设备相对于系统中其它存储器设备的编程/ 擦除耗损。编程/擦除耗损是指由于累积的编程和擦除操作导致的闪烁存储器的渐进的 性能下降。此累积的编程和擦除操作的结果改变存储单元的编程和擦除特性而偏离最佳参 数。当存储器单元性能下降，需要较高的编程和擦除电压来编程或者擦除存储器单元到期 望的阈值电压。最后，存储器单元不能正常操作。这就是闪烁存储器标定出有限次数的擦 除-编程循环的原因，其次数在10000到100000个循环之间。例如，如果图3中的第一存储器设备52经历多于其它任一存储器设备的编程和擦 除循环，存储器设备52将早于其它存储器设备出现故障。当存储器设备52出现故障，由于 存储器设备是封装在一起的并且替换单个存储器设备是不现实的，整个系统50将不能够 使用。由于系统中的其余设备仍然可用并且还具有显著长的寿命，对于存储器设备这种浪 费很让人遗憾。大部分闪烁存储器的内部技术结构中，可擦除的存储器的最小单元为存储块。这 就意味着如果即使块中的一个页面要被修改，整个块必须使用新的页面重新编程。这称为 块重编程，其需要显著长的编程时间，并给系统的性能带来负面影响。因此，目前公知的闪烁存储器系统具有用于编程数据的较低的吞吐量，并且由于 设备上的编程和擦除耗损的不平衡，整个系统的寿命被限制为出现故障的第一存储器设备 的寿命。因此，期望提供一种具有最大化系统寿命的方案的高速闪烁存储器系统结构。
技术实现思路
本专利技术的一个目的是避免或者减轻闪本文档来自技高网...

【技术保护点】
一种用于具有多个闪烁存储器设备的闪烁存储器系统中的高速耗损平衡编程的方法，包括如下步骤：ｉ、接收具有ｋ个页面的数据文件，ｋ为大于０的整数；ｉｉ、选择对应于ｋ的尺寸和闪烁存储器系统的配置参数的编程配置文件；ｉｉｉ、根据所选择的编程配置文件，编程多个闪烁存储器设备的至少两个的每一个中的数据文件的ｋ个页面的至少一个。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金镇祺，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]