具有埋层的ＬＤＭＯＳ功率器件制造技术

本实用新型专利技术公开了一种具有埋层的ＬＤＭＯＳ功率器件，包括第一导电类型重掺杂衬底、第一导电类型重掺杂衬底上的第一导电类型外延层、以及形成于第一导电类型外延层上的源极区和漏极区，所述源极区与第一导电类型重掺杂衬底导电连接，所述第一导电类型外延层内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层分隔成相互完全隔离的靠近第一导电类型重掺杂衬底的缓冲区第一导电类型外延层、和靠近源极区漏极区的活跃区第一导电类型外延层。本实用新型专利技术在不用降低其它参数指标的前提下，减小了栅极到源极的电容Ｃｇｓ和漏极到源极的电容Ｃｄｓ，实现了射频条件下器件高增益和高效率的工作。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种具有埋层的L匿0S功率器件。
技术介绍
现有的LDM0S器件结构设计如图1所示，包括P型重掺杂衬底、P型重掺杂衬底上 的P型外延层以及P型外延层上的源极区和漏极区，其中源极区与P型中掺杂衬底导电连 接，源极区和漏极区之间设有沟道区，沟道区的上方设有栅。L匿0S器件在高频率时的性能 主要受限于栅极到源极的电容Cgs和漏极到源极的电容Cds。 Cgs的大小主要由栅极长度和 栅极氧化层厚度来决定，这两个参数同时也控制器件跨导参数gm。降低Cgs就要牺牲gm或 器件的可靠性(例如增加窄通道效应)，否则很难减小Cgs。 Cds决定于轻掺杂区(LDD区) 的大小，LDD区也决定了开启电阻Rdson和击穿电压BVdss的大小。 一旦优化了 LDD区来 实现最佳的Rdson和BVdss，要同时降低Cds也很难。
技术实现思路
本技术目的是提供一种具有埋层的U)M0S功率器件，在不用降低其它参数指 标的前提下，减小了栅极到源极的电容Cgs和漏极到源极的电容Cds，实现了射频条件下器 件高增益和高效率的工作。 本技术的技术方案是一种具有埋层的L匿0S功率器件，包括第一导电类型 重掺杂衬底、第一导电类型重掺杂衬底上的第一导电类型外延层、以及形成于第一导电类 型外延层上的源极区和漏极区，所述源极区与第一导电类型重掺杂衬底导电连接，所述第 一导电类型外延层内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类 型隔离埋层将第一导电类型外延层分隔成相互完全隔离的靠近第一导电类型重掺杂衬底 的缓冲区第一导电类型外延层、和靠近源极区漏极区的活跃区第一导电类型外延层。其中 第一和第二导电类型是指P型或N型，当第一导电类型为P型时，第二导电类型即为N型； 反之当第一导电类型为N型时，第二导电类型即为P型。 进一步的，所述第二导电类型隔离埋层包括横向分布的第二导电类型埋层、和由 U)M0S功率器件半导体表面的氧化层纵向向下至少延伸至第二导电类型埋层的隔离部。这 样活跃区第一导电类型外延层和源漏极区在第二导电类型埋层的上方和隔离部的内侧，缓 冲区第一导电类型外延层则在第二导电类型埋层的下方和隔离部的外侧。这样在工作过程 中，活跃区第一导电类型外延层与第二导电类型埋层之间、缓冲区第一导电类型外延层与 第二导电类型埋层之间造成了耗尽区，形成了新的外延层到埋层之间的电容，该电容与Cgs 和Cds串联，降低了 Cgs和Cds，并提高了器件增益和效率。 当第一导电类型外延层较厚时，通过注入的方式很难形成第二导电类型埋层，此 时第二导电类型埋层的形成为首先在第一导电类型重掺杂衬底上生长缓冲区第一导电类 型外延层，再在缓冲区第一导电类型外延层上通过生长的方式形成第二导电类型埋层，然 后在第二导电类型埋层上再生长电子活跃区第一导电类型外延层。此时，所述隔离部为由源极区表面延伸至第一导电类型重掺杂衬底的氧化层深沟槽。 当第一导电类型外延层较薄时，第二导电类型埋层可以采用注入的方式加工在第 一导电类型外延层中。 进一步的，所述隔离部为由氧化层纵向延伸至第二导电类型埋层的第二导电类型 连接沟槽。 或者进一步的，所述隔离部由穿过源极区的浅沟槽隔离区和浅沟槽隔离区与第二 导电类型埋层之间的第二导电类型沟槽共同构成。这里，浅沟槽隔离区将源极区内外断开， 隔离效果比上述的第二导电类型沟槽更好。 进一步的，L匿OS功率器件半导体表面的氧化层内设有导电层，所述导电层分别与 源极区和第一导电类型重掺杂衬底导电连接。该导电层优选为导电性良好的金属层。 进一步的，所述导电层到第一导电类型重掺杂衬底的导电连接为位于隔离部外侧 的从导电层到第一导电类型重掺杂衬底的导电沟槽连接，或者为位于隔离部外侧的从导电层 到第一导电类型重掺杂衬底底部的导电全过孔连接。在上述导电连接之一的同时，还可以在 第一导电类型重掺杂衬底上方设置第一导电类型重掺杂连接沟道，来增强接地的导电性。 本技术优点是 1.本技术第二导电类型埋层的设计，Cgs和Cds能降低至少20X，从而增益 改善至少ldB、效率提高至少2%。 2.本技术第一导电类型外延层提供了一个缓冲区第一导电类型外延层，可以 防止由于U)MOS器件工作中热效应使得第一导电类型重掺杂衬底向上扩散而造成的第二 导电类型埋层的过度补偿。附图说明图1为现有技术LDMOS器件的结构示意图；图2为本技术第一具体实施例的结构示意图；图3为本技术第二具体实施例的结构示意图；图4为本技术第三具体实施例的结构示意图；图5为本技术第四具体实施例的结构示意图；图6为本技术第五具体实施例的结构示意图；图7为本技术第六具体实施例的结构示意图；图8为本技术第七具体实施例的结构示意图。其中1第一导电类型重掺杂衬底；2第一导电类型外延层；21缓冲区第一导电类型外延层；22活跃区第一导电类型外延层；3第二导电类型埋层；4隔离部；41第二导电类 型连接沟槽；42浅沟槽隔离区；43氧化层深沟槽；5氧化层；6导电层；7导电沟槽；8导电 全过孔；9第一导电类型沟道区；10第一导电类型重掺杂源区；11第二导电类型重掺杂源 区；12源欧姆接触区；13第二导电类型重掺杂漏区；14漏欧姆接触区；15第二导电类型漂 移区；16场板；17栅；18第一导电类型重掺杂连接沟道。具体实施方式以下结合附图及实施例对本技术作进一步描述 实施例一 如图2所示，一种具有埋层的L匿0S功率器件，包括第一导电类型重掺杂衬底1， 第一导电类型重掺杂衬底1上的第一导电类型外延层2，以及形成于第一导电类型外延层 2上的源极区、漏极区以及第一导电类型沟道区9，所述源极区包括第一导电类型重掺杂源 区10以及第一导电类型沟道区9和第一导电类型重掺杂源区10内上方的第二导电类型重 掺杂源区ll，所述第一导电类型重掺杂源区IO和第二导电类型重掺杂源区ll表面还设有 一源欧姆接触区12 ;所述漏极区包括第二导电类型重掺杂漏区13以及第二导电类型重掺 杂漏区13上的漏欧姆接触区14，所述第二导电类型重掺杂漏区13与第一导电类型沟道区 9之间还间隔有第二导电类型漂移区15，第一导电类型沟道区9上方的氧化层5内设有栅 17，氧化层5内还可以设置接地的场板16。所述源极区与第一导电类型重掺杂衬底1的导 电连接接地。 所述第一导电类型外延层2内设有与第一导电类型相反的第二导电类型隔离埋 层，所述第二导电类型隔离埋层将第一导电类型外延层2分隔成相互完全隔离的靠近第一 导电类型重掺杂衬底1的缓冲区第一导电类型外延层21、和靠近源极区漏极区的活跃区第 一导电类型外延层22。本实施例中，第一导电类型为P型，第二导电类型为N型。 所述第二导电类型隔离埋层包括横向分布的第二导电类型埋层3、和由氧化层至 少延伸至第二导电类型埋层3的隔离部4。所述隔离部4为由氧化层5延伸至第一导电类 型重掺杂衬底1的氧化层深沟槽43。 L匿0S功率器件半导体表面的氧化层5内设有导电层6，所述导电层6为金属层， 所述导电层6分别与源极区的源欧姆接触区12和第一导电类型重掺杂衬底1导电连接。本 实施例中，源欧姆接触区12同时与第一导电类型重掺杂源区IO和第二导电类型重掺杂源 区11表面连本文档来自技高网...

【技术保护点】
一种具有埋层的ＬＤＭＯＳ功率器件，包括第一导电类型重掺杂衬底（１）、第一导电类型重掺杂衬底（１）上的第一导电类型外延层（２）、以及形成于第一导电类型外延层（２）上的源极区和漏极区，所述源极区与第一导电类型重掺杂衬底（１）导电连接，其特征在于：所述第一导电类型外延层（２）内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层（２）分隔成相互完全隔离的靠近第一导电类型重掺杂衬底（１）的缓冲区第一导电类型外延层（２１）、和靠近源极区漏极区的活跃区第一导电类型外延层（２２）。

【技术特征摘要】

【专利技术属性】
技术研发人员：马强，陈强，
申请(专利权)人：苏州远创达科技有限公司，远创达科技香港有限公司，远创达科技开曼有限公司，
类型：实用新型
国别省市：32[中国|江苏]