栅极驱动电路、液晶显示器及修改扫描信号的方法技术

本发明专利技术关于一种液晶显示器内的栅极驱动电路，用以改善液晶显示器的显示效能。栅极驱动电路包含至少一个Ｐ型金属氧化物半导体晶体管与二个Ｎ型金属氧化物半导体晶体管，前述这些晶体管是配置以根据线性函数来修改相应扫描信号的下降边缘，其中线性函数界定扫描信号的波形。同时本发明专利技术公开一种包含该栅极驱动电路的液晶显示器以及一种修改液晶显示器的一扫描信号的方法。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示器，且特别是关于一种用以改善液晶显示器的显示效能的修改栅极电路。
技术介绍
液晶荧幕装置包含液晶显示面板，前述液晶显示面板是由液晶胞所形成，且每一像素元件皆连接于相应的液晶胞并具有液晶电容与储存电容。此外，薄膜晶体管电性耦接于液晶电容与储存电容。前述像素元件实质上配置成矩阵形式，前述矩阵形式具有多条像素行与多条像素列。一般而言，扫描信号按顺序提供予多条像素列，以按顺序一列列开启像素元件。当扫描信号提供予像素列以开启相应像素列的像素元件的薄膜晶体管时，像素列的源极信号(例如：影像信号)同时提供予多条像素行，以改变相应像素列的液晶电容与储存电容，如此，即可调整相应于像素列的液晶胞配向来控制光线的穿透率。通过对所有像素列重复上述步骤，可提供相应影像信号的源极信号予所有像素元件，因此可显示影像信号于像素元件上。图1绘示依照现有技术的一种典型液晶显示面板的操作与结构示意图。具体而言，公知形成于薄膜晶体管显示器上的栅极驱动电路与源极驱动电路具有下列问题：随着液晶显示面板尺寸的提升，栅极驱动电路的扫描信号会因负载效应而失真，其中扫描信号是通过各个栅极线输出，可作为开关信号以开启或关闭薄膜晶体管。图2绘示依照现有技术的一种薄膜晶体管显示器所具有的栅极驱动电路方块示意图。具体而言，一组扫描或数据信号是由栅极集成电路内部电路所提供，接着，通过栅极集成电路输出缓冲电路21驱动。每一产生的方波形数据信号接着通过栅极线(显示面板)负载电路22处理。为了降低前端与后端扫描信号间因负载所造成的差异，需示例性地对扫描信号的输出波形通过线性控制而使其前端与后端达成一致性，从而使液晶显示面板呈现出均匀的显示画面。上述扫描信号波形的修改是通过线性调整、检测与输出控制，尽管存在负载效应亦可提供更一致的扫描信号，以避免不必要的电源损耗与电路烧毁，亦可降低控制电路元件以节省成本，并且降低电流以达成省电的目的。
技术实现思路
根据本专利技术的一实施方式，本专利技术关于一种适用于液晶显示器的栅极驱动电路。在本专利技术一实施例中，栅极驱动电路包含栅极集成电路内部电路、栅极集成电路输出缓冲电路与漏极线负载电路。栅极集成电路内部电路用以产生扫描信号。栅极集成电路输出缓冲电路根据线性函数以修改扫描信号，栅极集成电路输出缓冲电路具有一组电路元件，前述该组电路元件包含P型金属氧化物半导体晶体管、第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。栅极线负载电路用以取得经修改的扫描信号，经修改-->的扫描信号由栅极集成电路输出缓冲电路所输出。具体而言，栅极集成电路输出缓冲电路根据线性函数以修改扫描信号的下降边缘，线性函数用以界定经修改的扫描信号的波形(例如：梯形)，以修改扫描信号。在本专利技术一实施例中，栅极集成电路输出缓冲电路包含P型金属氧化物半导体晶体管的源极线耦接于高电位电压，P型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，P型金属氧化物半导体晶体管的漏极线连接于栅极线负载电路，第一N型金属氧化物半导体晶体管的源极线耦接于低电位电压，第一N型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，第一N型金属氧化物半导体晶体管的漏极线连接于P型金属氧化物半导体晶体管的漏极线，第二N型金属氧化物半导体晶体管的源极线连接于一大于低电位电压的电压，第二N型金属氧化物半导体晶体管的栅极线连接于栅极集成电路内部电路，第二N型金属氧化物半导体晶体管的漏极线连接于P型金属氧化物半导体晶体管的漏极线。此外，栅极线负载电路具有至少一电阻，至少一电阻连接于电容，电阻的其中一端连接于栅极集成电路输出缓冲电路，电容的其中一端连接于共同电压。扫描信号的下降边缘的线性函数由输出下降期间与输出下降电压所决定，接着，输出下降期间由第二N型金属氧化物半导体晶体管的开启期间所决定。根据本专利技术的另一实施方式的第一种配置，液晶显示器包含栅极集成电路内部电路、栅极集成电路输出缓冲电路与栅极线负载电路。栅极集成电路内部电路用以产生一扫描信号。栅极集成电路输出缓冲电路根据线性函数以修改扫描信号，栅极集成电路输出缓冲电路具有至少两组电路元件，每一前述这些组电路元件包含P型金属氧化物半导体晶体管，第一N型金属氧化物半导体晶体管与第二N型金属氧化物半导体晶体管。栅极线负载电路用以取得经修改的扫描信号，经修改的扫描信号由栅极集成电路输出缓冲电路所输出。电阻具有第一端与第二端，第一端连接于每一前述这些组电路元件的第一与第二N型金属氧化物半导体晶体管的其中一个的源极线，第二端连接于接地端。在每一组电路中，P型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于高电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于第一与第二N型金属氧化物半导体晶体管的前述这些漏极线，用以提供输出电压予栅极线负载电路。第一N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线耦接于低电位电压，栅极线连接于栅极集成电路内部电路，漏极线连接于P型金属氧化物半导体晶体管的漏极线。第二N型金属氧化物半导体晶体管具有源极线、栅极线与漏极线，源极线连接于偏压电压，栅极线连接于栅极集成电路内部电路，漏极线连接于输出电压与P型金属氧化物半导体晶体管的漏极线。在本实施例的第二种配置中，电压源具有第一端与第二端，其中该电压源的第一端连接于电阻，而电压源的第二端连接于接地端。由于电压源与电阻均耦接于栅极集成电路输出缓冲电路的一端，使前述这些第二N型金属氧化物半导体晶体管中的每一第二N型金属氧化物半导体晶体管皆因前述电阻而承受固定电流。输出电压会根据偏压电压成比例地降低，因此使得输出下降电压受控制。另外，每一前述这些第二N型金属氧化物半导体晶体管的开启期间会决定输出下降期间。在本实施例的第三种配置中，该电压源具有第一端与第二端，其中电压源的第一-->端连接于前述这些N型金属氧化物半导体晶体管的至少其中之一的栅极线，而电压源的第二端连接于接地端，其中前述这些N型金属氧化物半导体晶体管的其中前述者的源极线连接于接地端。由于电压源连接于每一前述这些N型金属氧化物半导体晶体管的每一栅极通道，且每一前述这些N型金属氧化物半导体晶体管的每一源极通道连接于接地端，当每一前述这些N型金属氧化物半导体晶体管皆开启时，将输出电压调整为高电位，从而使得输出下降电压受控制。此外，每一前述这些N型金属氧化物半导体晶体管的开启期间会决定输出下降期间。根据本专利技术的再一实施方式，本专利技术提供一种用以修改液晶显示器中的一扫描信号的方法，包含以下步骤(a)通过栅极集成电路内部电路产生扫描信号；(b)根据线性函数以通过栅极集成电路输出缓冲电路以修改该扫描信号，其中线性函数基于输出下降期间与输出下降电压；以及(c)通过栅极线负载电路以取得经修改的扫描信号，其中经修改的扫描信号具有一具有线性函数的下降边缘，其中斜率函数定义经修改的扫描信号的波形。具体而言，通过控制输出下降电压与输出下降期间，扫描信号的波形为梯形。根据本专利技术的又一实施方式，本专利技术关于一种适用于液晶显示器的栅极驱动电路。在本专利技术一实施例中，栅极驱动电路具有栅极集成电路内部电路、栅极集成电路输出缓冲电路与栅极线负载电路。栅极集成电路内部电路用以产生扫描信号。栅极集成电路输出本文档来自技高网...

【技术保护点】
一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：（ａ）一栅极集成电路内部电路，用以产生一扫描信号；（ｂ）一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有一组电路元件，该组电路元件包含一Ｐ型金属氧化物半导体晶体管、一第一Ｎ型金属氧化物半导体晶体管与一第二Ｎ型金属氧化物半导体晶体管；以及（ｃ）一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出。

【技术特征摘要】
US 2010-4-9 12/757,6071.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：(a)一栅极集成电路内部电路，用以产生一扫描信号；(b)一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有一组电路元件，该组电路元件包含一P型金属氧化物半导体晶体管、一第一N型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管；以及(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出。2.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路根据该线性函数以修改该扫描信号的一下降边缘，该线性函数用以界定该经修改的扫描信号的一波形。3.根据权利要求2所述的栅极驱动电路，其特征在于，该波形为一梯形。4.根据权利要求1所述的栅极驱动电路，其特征在于(a)该P型金属氧化物半导体晶体管具有：(1)一源极线，耦合于一高电位电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该栅极线负载电路；(b)该第一N型金属氧化物半导体晶体管具有：(1)一源极线，耦合于一低电位电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及(c)该第二N型金属氧化物半导体晶体管具有：(1)一源极线，连接于一大于低电位电压的电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。5.根据权利要求1所述的栅极驱动电路，其特征在于，该栅极线负载电路包含至少一电阻，该电阻连接于一电容，其中该电阻的其中一端连接于该栅极集成电路输出缓冲电路，该电容的其中一端连接于一共同电压。6.根据权利要求1所述的栅极驱动电路，其特征在于，该线性函数由一输出下降期间与一输出下降电压所决定。7.根据权利要求6所述的栅极驱动电路，其特征在于，该输出下降期间由该第二N型金属氧化物半导体晶体管的一开启期间所决定。8.一种适用于液晶显示器的栅极驱动电路，其特征在于，包含：(a)一栅极集成电路内部电路，用以产生一扫描信号；(b)一栅极集成电路输出缓冲电路，用以修改该扫描信号，该栅极集成电路输出缓冲电路包含一第一与一第二路径，该第一与第二路径用以在不同时间放电；以及(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出。9.根据权利要求8所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路配置以于该扫描信号下降时，该第一放电路径开启以在一期间内对一第一电流的扫描信号进行放电，且该第二放电路径接续地开启以对一第二电流的该扫描信号进行放电，以根据一线性函数修改该扫描信号的一下降边缘，其中该第二电流较该第一电流大，该线性函数用以界定该经修改的扫描信号的一波形。10.根据权利要求9所述的栅极驱动电路，其特征在于，该波形为一梯形。11.根据权利要求9所述的栅极驱动电路，其特征在于，该栅极集成电路输出缓冲电路包含：(a)一P型金属氧化物半导体晶体管具有：(1)一源极线，耦接于一高电位电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该栅极线负载电路；(b)一第一N型金属氧化物半导体晶体管具有：(1)一源极线，耦接于一低电位电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线；以及(c)一第二N型金属氧化物半导体晶体管具有：(1)一源极线，连接于一大于低电位电压的电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该P型金属氧化物半导体晶体管的该漏极线。12.根据权利要求11所述的栅极驱动电路，其特征在于，当该第二N型金属氧化物半导体晶体管开启时，该第一放电路径开启，且当该第一放电路径开启时，该第二N型金属氧化物半导体晶体管开启；当该第一N型金属氧化物半导体晶体管开启时，该第二放电路径开启，且当该第二放电路径开启时，该第一N型金属氧化物半导体晶体管开启。13.根据权利要求12所述的栅极驱动电路，其特征在于，该线性函数由该第二N型金属氧化物半导体晶体管的开启期间所决定。14.根据权利要求8所述的栅极驱动电路，其特征在于，该栅极线负载电路包含至少一电阻，该电阻连接于一电容，其中该电阻的其中一端连接于该栅极集成电路输出缓冲电路，且该电容的其中一端连接于一共同电压。15.一种液晶显示器，其特征在于，包含：(a)一栅极集成电路内部电路，用以产生一扫描信号；(b)一栅极集成电路输出缓冲电路，根据一线性函数以修改该扫描信号，该栅极集成电路输出缓冲电路具有至少两组电路元件，每一这些组电路元件包含一P型金属氧化物半导体晶体管，一第一N型金属氧化物半导体晶体管与一第二N型金属氧化物半导体晶体管；(c)一栅极线负载电路，用以取得一经修改的扫描信号，该经修改的扫描信号由该栅极集成电路输出缓冲电路所输出；以及(d)一电阻具有：(1)一第一端，连接于每一这些组电路元件的该第一与第二N型金属氧化物半导体晶体管的其中一者的一源极线；以及(2)一第二端，连接于一接地端。16.根据权利要求15所述的液晶显示器，其特征在于(a)该P型金属氧化物半导体晶体管具有：(1)一源极线，耦接于一高电位电压；(2)一栅极线，连接于该栅极集成电路内部电路；以及(3)一漏极线，连接于该第一与第二N型金属氧化物半导体晶体管的该些漏极线，用以提供一输出电压予...

【专利技术属性】
技术研发人员：黄文江，许胜凯，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]