液晶显示器的像素电路及其控制方法技术

本发明专利技术披露了一种液晶显示器的像素电路及其控制方法。该液晶显示器的像素电路包含第一开关、第二开关、第三开关、储存电容及液晶电容。第一开关依据第一栅极线的电位，控制数据线与储存电容之间的电性连接。第二开关依据第二栅极线的电位，控制储存电容与液晶电容之间的电性连接。第三开关依据第一栅极线的电位，控制偏压线与液晶电容之间的电性连接。在液晶显示器的每一帧周期内，当第一开关及第三开关开启时，第二开关关闭，而当第二开关开启时，第一开关及第三开关关闭。

【技术实现步骤摘要】
液晶显示器的像素电路及其控制方法
本专利技术涉及一种液晶显示器的像素电路及其控制方法，特别是涉及一种可快速对像素进行充电的液晶显示器的像素电路及其控制方法。
技术介绍
液晶显示器(liquidcrystaldisplay,LCD)发展至今已多年，早期液晶电视发展着力于重量轻、体积小，并且成功取代笨重且大体积的映像管显示器(cathoderaytubedisplay)。近年来，消费者追求高品质的影音娱乐与声光效果，于是液晶电视研发目标转向于高画质与大尺寸电视，以符合消费市场的期待。由于蓝相液晶(bluephaseliquidcrystal；BPLC)有着较传统液晶快10倍以上的反应速度，而使蓝相液晶显示器被誉为下一世代的高阶显示器。但因蓝相液晶的等效电容值较传统液晶大，以至于现有技术中的1T2C(一个晶体管两个电容)像素电路，无法快速地将蓝相液晶充电至所需的灰阶电压。此外，蓝相液晶也较传统液晶需要更高的操作电压，以达到较大的穿透度。请参考图1，图1为现有技术的液晶显示器的像素电路100的电路图。像素电路100采用1T2C的架构，而包含开关TA、储存电容CST及液晶电容CLC，其中开关TA为一个晶体管。开关TA的控制端依据栅极线GN的电位，控制开关TA的开启和关闭。当开关TA开启时，液晶显示器的数据线上的数据电压VDATA即会被施加到储存电容CST和液晶电容CLC，以对储存电容CST和液晶电容CLC进行充电，而使得像素电路100的灰阶电压被更新(refresh)。然而，因蓝相液晶的储存电容CST和液晶电容CLC相较于传统液晶的大数十倍甚至一百多倍，故藉由1T2C架构的像素电路100已不足以快速地将蓝相液晶的储存电容CST和液晶电容CLC充电至所需的灰阶电压。
技术实现思路
本专利技术的一实施例提供一种液晶显示器的像素电路。像素电路包含第一开关、第二开关、第三开关、储存电容以及液晶电容。第一开关包含第一端、第二端及控制端。第一开关的第一端接收数据电压，第一开关的控制端耦接至第一栅极线。第二开关包含第一端、第二端及控制端，第二开关的第一端耦接至第一开关的第二端，而第二开关的控制端耦接至第二栅极线。第三开关包含第一端、第二端及控制端，第三开关的第一端耦接至第二开关的第二端，第三开关的第二端接收偏压，第三开关的控制端耦接至第一栅极线。储存电容包含第一端及第二端，储存电容的第一端耦接至第一开关的第二端及第二开关的第一端。液晶电容包含第一端及第二端，液晶电容的第一端耦接至第二开关的第二端及第三开关的第一端，液晶电容的第二端耦接至共同电极。其中在液晶显示器的每一帧周期内，当第一开关及第三开关开启时，第二开关关闭，而当第二开关开启时，第一开关及第三开关关闭。本专利技术的一实施例提供一种控制液晶显示器的像素电路的方法。像素电路包含第一开关、第二开关、第三开关、储存电容及液晶电容。第一开关的第一端接收数据电压，第一开关的第二端耦接至第二开关的第一端及储存电容的第一端，而第一开关的控制端耦接至第一栅极线。第二开关的第二端耦接至第三开关的第一端及液晶电容的第一端，而第二开关的控制端耦接至第二栅极线。第三开关的第二端接收偏压，而第三开关的控制端耦接至第一栅极线。液晶电容的第二端耦接至共同电极。所述方法包含：在液晶显示器的每一帧周期内，当开启第一开关及第三开关时，关闭第二开关；及在液晶显示器的每一帧周期内，当开启第二开关时，关闭第一开关及第三开关。通过本专利技术实施例的像素电路，在每一帧周期内，当更新(refresh)任一像素的显示数据时，可分两时段对像素进行控制。在第一时段，像素电路的储存电容及液晶电容被电性隔离，并分别地被充电。在第二时段，储存电容及液晶电容之间的电性连结会被建立，而使储存电容及液晶电容可彼此分享电荷。藉此，像素电路的储存电容及液晶电容的电位可在极短的充电时间内被更新至所需的灰阶电压。附图说明图1为现有技术的液晶显示器的像素电路的电路图。图2为本专利技术一实施例的液晶显示器的像素电路的电路图。图3为图2的像素电路的时序图。图4示出了图2及图1的像素电路于驱动具相同电容值的储存电容及液晶电容时，其像素的电压的波形。图5至图7示出了图2的像素电路于各种数据电压及偏压下，且储存电容的第二端接地时，藉由计算机模拟辅助所得到的电位V1及V2的波形。图8至图10示出了图2的像素电路于各种数据电压及偏压下，且储存电容的第二端耦接至共同电极时，藉由计算机模拟辅助所得到的电位V1及V2的波形。附图符号说明100、200像素电路401、402、403、501、502、601、602、曲线701、702、801、802、901、902、1001、1002CST储存电容CLC液晶电容GND接地端GN栅极线G[N]第一栅极线G[N]_b第二栅极线N11、N21、N31、N41、N51第一端N12、N22、N32、N42、N52第二端N1C、N2C、N3C控制端SW1第一开关SW2第二开关SW3第三开关T1第一时段T2第二时段TA开关TF帧周期V1、V2电位VH第一电位VL第二电位VCOM[N]共同电极VDATA数据电压VSYN偏压具体实施方式请参考图2，图2为本专利技术一实施例的液晶显示器的像素电路200的电路图。像素电路200采用3T2C(三个晶体管两个电容)的架构，而包含第一开关SW1、第二开关SW2、第三开关SW3、储存电容CST及液晶电容CLC。其中第一开关SW1、第二开关SW2和第三开关SW3可分别为一个晶体管。第一开关SW1的第一端N11从液晶显示器的数据线接收数据电压VDATA，第一开关SW2的第二端N12耦接至第二开关SW2的第一端N21及储存电容CST的第一端N41，而第一开关SW1的控制端N1C耦接至第一栅极线G[N]。第二开关SW2的第二端N22耦接至第三开关SW3的第一端N31及液晶电容CLC的第一端N51，而第二开关SW2的控制端N2C耦接至第二栅极线G[N]_b。第三开关SW3的第二端N32接收偏压VSYN，而第三开关SW3的控制端N3C耦接至第一栅极线G[N]。在本实施例中，液晶电容CLC的第二端N52耦接至共同电极VCOM[N]，而储存电容CST的第二端N42耦接至接地端GND。在本专利技术另一实施例中，储存电容CST的第二端N42以及液晶电容CLC的第二端N52都耦接至共同电极VCOM[N]。第一开关SW1及第三开关SW3会依据第一栅极线G[N]的电位而开启或关闭，而第二开关SW2会依据第二栅极线G[N]_b的电位而开启或关闭。请参考图3并同时参照图2，图3为图2的像素电路200的时序图。在液晶显示器的每一帧周期(frameperiod)内，可分为第一时段T1及第二时段T2。在第一时段T1，第一栅极线G[N]的电位为第一电位VH，第二栅极线G[N]_b的电位为第二电位VL，而使得第一开关SW1及第三开关SW3被开启，第二开关SW2被关闭。其中，第一电位VH大于第二电位VL。在第二时段T2，第一栅极线G[N]的电位为第二电位VL，而第二栅极线G[N]_b的电位为第一电位VH，而使得第二开关SW2被开启，而第一开关SW1及第三开关SW3被关闭。此外，共同电极VCOM[N]的电位会每隔一个帧周期TF于两个电位之间切换，以使像素进本文档来自技高网...

【技术保护点】
一种液晶显示器的像素电路，包含：一第一开关，包含一第一端、一第二端及一控制端，该第一端接收一数据电压，而该控制端耦接至一第一栅极线；一第二开关，包含一第一端、一第二端及一控制端，该第二开关的该第一端耦接至该第一开关的该第二端，而该第二开关的该控制端耦接至一第二栅极线；一第三开关，包含一第一端、一第二端及一控制端，该第三开关的该第一端耦接至该第二开关的该第二端，该第三开关的该第二端接收一偏压，而该第三开关的该控制端耦接至该第一栅极线；一储存电容，包含一第一端及一第二端，该储存电容的该第一端耦接至该第一开关的该第二端及该第二开关的该第一端；以及一液晶电容，包含一第一端及一第二端，该液晶电容的该第一端耦接至该第二开关的该第二端及该第三开关的该第一端，而该液晶电容的该第二端耦接至一共同电极；其中在该液晶显示器的每一帧周期内，当该第一开关及该第三开关开启时，该第二开关关闭；及其中在该液晶显示器的每一帧周期内，当该第二开关开启时，该第一开关及该第三开关关闭。

【技术特征摘要】
2014.03.12 TW 1031087391.一种液晶显示器的像素电路，包含：一第一开关，包含一第一端、一第二端及一控制端，该第一端接收一数据电压，而该控制端耦接至一第一栅极线；一第二开关，包含一第一端、一第二端及一控制端，该第二开关的该第一端耦接至该第一开关的该第二端，而该第二开关的该控制端耦接至一第二栅极线；一第三开关，包含一第一端、一第二端及一控制端，该第三开关的该第一端耦接至该第二开关的该第二端，该第三开关的该第二端接收一偏压，而该第三开关的该控制端耦接至该第一栅极线；一储存电容，包含一第一端及一第二端，该储存电容的该第一端耦接至该第一开关的该第二端及该第二开关的该第一端；以及一液晶电容，包含一第一端及一第二端，该液晶电容的该第一端耦接至该第二开关的该第二端及该第三开关的该第一端，而该液晶电容的该第二端耦接至一共同电极；其中在该液晶显示器的每一帧周期内，当该第一开关及该第三开关开启时，该第二开关关闭；及其中在该液晶显示器的每一帧周期内，当该第二开关开启时，该第一开关及该第三开关关闭，偏压根据像素的灰阶值来动态调整电位，其中该共同电极的电位每隔一个帧周期于两个电位之间切换。2.如权利要求1所述的像素电路，其中当该第一栅极线的电位等于一第一电位时，该第二栅极线的电位等于一第二电位，且该第一电位大于该第二电位；及其中当该第二栅极线的电位等于该第一电位时，该第一栅极线的电位等于该第二电位。3.如权利要求1所...

【专利技术属性】
技术研发人员：林志隆，涂俊达，郑贸薰，林敬桓，辛坤莹，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71