一种降低薄膜电池漏电流的方法及薄膜电池技术

本发明专利技术提供了一种降低薄膜电池漏电流的方法，该方法是：在ＰＩＮ层上开设凹槽，该凹槽用于沉积与透明导电极层相电连接的背电极层，所述ＰＩＮ层包括沉积的Ｐ型掺杂Ｓｉ层；在凹槽的侧壁上沉积用于防止隧道电流从背电极层直接流入所述ＰＩＮ层的Ｐ掺杂Ｓｉ层的绝缘层。本发明专利技术还提供一种薄膜电池，包括：透明导电极层、ＰＩＮ层、凹槽、第一背电极层和第二背电极层；在所述凹槽的侧壁上还依次沉积有绝缘层。本发明专利技术通过在ＰＩＮ层的凹槽的侧壁上沉积绝缘层（优选采用ＳｉＮ和ＳｉＯ２复合的绝缘层）作为保护层，能够有效地避免背电极到Ｐ型掺杂Ｓｉ层的隧道电流，从而提高短路电流和转化效率。

【技术实现步骤摘要】

本专利技术涉及太阳能光伏应用领域，尤其涉及一种降低薄膜电池漏电流的方法及薄膜电池。
技术介绍
随着人们对于太阳能光伏应用领域的关注，越来越成熟的技术被太阳能电池制造工业所采用。由此产生的主要两种类型的电池产品，一类是晶硅电池，就是以单晶或者多晶为主要材料，在其中形成PN结进而产生光生载流子导电，另外一类是薄膜电池，就是以玻璃或者不锈钢衬底为主要材料，在上面生长PIN结构产生光生载流子导电。与晶硅电池相比，薄膜电池具有以下优势：1、薄膜电池对Si材料的使用厚度在几个微米级别，因此比晶硅电池的制作成本低了很多；2、薄膜电池的弱光吸收性好，白天持续发电的时间更长；3、薄膜可以沉积在玻璃和柔性衬底上，应用领域更加广泛；4、薄膜生产工艺简单，容易大规模工业化；5、薄膜生产过程中能耗低，更加环保。但是薄膜电池也存在着明显缺陷：1、单位发电的使用面积大，转化效率低；2、使用过程中存在光致衰退现象；3、初期投资比较大，设备复杂。薄膜电池的漏电流是制约转化效率提高的主要因素，如图1所示，1为TCO(透明导电极)层，2为PIN层，该PIN层依次包括：P型掺杂Si层21、本征Si层22、n型掺杂Si层23，3为背电极层，箭头A为薄膜电池工作过程中光生电流流动方向，箭头B为漏电流电子流动方向。当电流从TCO层1流经背电极层3时，存在如箭头B所示的隧道电流，即为漏电流。产生的原因与两种材料的功函数有关，当前主流的背电极层3是由AZO/Ag/Al三层材料构成的，他们的功函数非常接近，Al是4.28，Ag是4.26，AZO是4.26，而与之相邻的n型掺杂Si的功函数是5.1左右，所以背电极层3与n型掺杂Si层23界面形成表面耗尽的势垒区，这个势垒区就是阻止电流绕过PIN层2从背电极层3直接流入TCO层1的主要功能区，当这个势垒区比较薄时，空穴很容易发生遂穿产生隧道电流。由于P型掺杂Si层21是高掺杂区，少子复合严重，从顶部流入的电流在有效的扩散长度内能够通过n型掺杂Si层23区不被复合，而侧向流入n型掺杂Si层23区的空穴却因为运动路径比较长而被复合，这样就降低了短路电流强度。现有降低从背电极层3侧向流入P型掺杂Si层21的方法之一就是提高接触势垒，即提高P型掺杂Si层21的掺杂量。这样P型掺杂Si层21的功函数就会提高，从而加大了与背电极层3的功函数差。功函数差变大最终导致接触电势差变大，这样势垒区变厚，就抑制了隧道电流的产生，从而控制了从侧向流入P型掺杂Si层21的电荷数量。但是这种方法在抑制侧向电流的同时，也会影响从顶部流入P型掺杂Si层21的电流的扩散长度，造成更多的少子复合，不利于短路电流的提高。现有采用的方法之二是将P型掺杂Si层21做薄，当漏电流流经P型掺杂Si层21的厚度变小时，Rsh即并联电阻就会变大，这样也有利于填充因子(FF)的提高，可以在一定程度上改善电池效率。目前工业界上普遍使用20～30nm，但如果继续减薄掺杂区厚度，厚-->度的均匀性很难控制，容易出现低电阻区，反而会降低并联电阻。综上所述，提高掺杂量会增加载流子复合，造成有效量子数降低，影响了短路电流的收集。掺杂区减薄，对工艺设备控制精度要求很高，超过一定程度会降低并联电阻值，反而影响电池效率。
技术实现思路
本专利技术要解决的技术问题是提供一种降低薄膜电池漏电流的方法及薄膜电池，能够有效地避免背电极到P型掺杂区的隧道电流。为了解决上述问题，本专利技术提供了一种降低薄膜电池漏电流的方法是：在PIN层上开设凹槽，该凹槽用于沉积与透明导电极层相电连接的背电极层，所述PIN层包括沉积的P型掺杂Si层；在凹槽的侧壁上沉积用于防止隧道电流从背电极层直接流入所述PIN层的P掺杂Si层的绝缘层。优选地，所述绝缘层包括在所述凹槽的侧壁上依次沉积的SiO2层和SiN层。优选地，所述PIN层包括：所述P型掺杂Si层，和在所述P型掺杂Si层上依次沉积的本征Si层和n型掺杂Si层。优选地，沉积SiO2层和SiN层具体包括如下步骤：1)在PIN层的表面沉积一层SiO2层，然后再沉积一层SiN层；2)采用等离子刻蚀将沉积在n型掺杂Si层和凹槽底部的SiO2层和SiN层去除掉，只保留形成在凹槽侧壁上的SiO2层和SiN层。优选地，所述SiO2层的厚度为100～200nm。优选地，所述SiN层的厚度为：300～400nm。本专利技术还提供一种薄膜电池，包括：透明导电极层；PIN层，沉积在所述透明导电极层上，所述PIN层进一步包括沉积的P型掺杂Si层、本征Si层、和n型掺杂Si层；凹槽，形成在PIN层上，该凹槽内沉积有与所述透明导电极层相电连接的第一背电极层；第二背电极层，沉积在所述n型掺杂Si层上；在所述凹槽的侧壁上还依次沉积有绝缘层，用于防止隧道电流从所述第一背电极层直接流入P掺杂Si层。优选地，所述绝缘层包括在所述凹槽的侧壁上依次沉积的SiO2层和SiN层。优选地，所述SiO2层的厚度为100～200nm。优选地，所述SiN层的厚度为：300～400nm。本专利技术通过在PIN层的凹槽的侧壁上沉积绝缘层(优选采用SiN和SiO2复合的绝缘层)作为保护层，能够有效地避免背电极到P型掺杂Si层的隧道电流，从而提高短路电流和转化效率。-->附图说明图1为膜电池结构及漏电流产生路径的示意图；图2为本专利技术实施例PIN层表面上沉积SiO2层和SiN层的示意图；图3为本专利技术实施例SiO2层和SiN层经过刻蚀后形成侧壁保护层的示意图；图4为本专利技术实施例清洗后去除SiO2残留的示意图；图5为本专利技术薄膜电池的剖面结构示意图。具体实施方式如图2所示，首先，本专利技术首先在由P型掺杂Si层21、本征Si层22和n型掺杂Si层23组成的PIN层2完成激光划线，形成凹槽4。还没有开始沉积背电极层3之前，在PIN层2表面上沉积一层SiO2层6，然后再沉积一层SiN层7。沉积SiO2层6可以采用PECVD设备沉积，主要考虑到玻璃的承受温度是600度以上，所以沉积工艺的温度选择很重要。PECVD沉积SiO2的温度大概在400度，通入SiH4和N2O气体在RF(射频)条件下产生等离子体，从而在PIN层表面形成SiO2层，厚度为100～200nm。沉积SiN层7也可以采用PECVD设备沉积，通入SiH4和NH3，在300度的工艺温度和RF的条件下，沉积SiN层7，厚度为300～400nm。SiN层7沉积在SiO2层6之上主要是缓解SiN层对下层材料的应力。如图2所示，在SiO2层6上沉积SiN层6，从而在沉积背电极层3前覆盖PIN层2表面。再采用等离子刻蚀(如采用等离子刻蚀，将沉积了SiO2层6和SiN层7的基片传入等离子体刻蚀腔室，使用将含F的刻蚀气体激发进行反应离子刻蚀。刻蚀过程中可以使用OES(optical emission spectrometer发射光谱仪)侦测O原子光谱的变化(如777或者844nm波长)以决定刻蚀时间的结束。因为沉积在PIN层2的凹槽4的侧壁的SiO2层6和SiN层7的厚度比在n型掺杂Si层23地区的厚度大，所以刻蚀后将在PIN层2的凹槽4的侧壁留下如图3的形状。如图4所示，针对可能残留的SiO2残留层5可以用酸液湿法刻蚀进行处理，但考虑酸对玻璃有腐蚀作用，故可以应用在平板显示(TFT)制作本文档来自技高网...

【技术保护点】
一种降低薄膜电池漏电流的方法，其特征在于，该方法是：在ＰＩＮ层上开设凹槽，该凹槽用于沉积与透明导电极层相电连接的背电极层，所述ＰＩＮ层包括沉积的Ｐ型掺杂Ｓｉ层；在凹槽的侧壁上沉积用于防止隧道电流从背电极层直接流入所述ＰＩＮ层的Ｐ掺杂Ｓｉ层的绝缘层。

【技术特征摘要】
1.一种降低薄膜电池漏电流的方法，其特征在于，该方法是：在PIN层上开设凹槽，该凹槽用于沉积与透明导电极层相电连接的背电极层，所述PIN层包括沉积的P型掺杂Si层；在凹槽的侧壁上沉积用于防止隧道电流从背电极层直接流入所述PIN层的P掺杂Si层的绝缘层。2.如权利要求1所述的方法，其特征在于，所述绝缘层包括在所述凹槽的侧壁上依次沉积的SiO2层和SiN层。3.如权利要求2所述的方法，其特征在于，所述PIN层包括：所述P型掺杂Si层，和在所述P型掺杂Si层上依次沉积的本征Si层和n型掺杂Si层。4.如权利要求3所述的方法，其特征在于，沉积SiO2层和SiN层具体包括如下步骤：1)在PIN层的表面沉积一层SiO2层，然后再沉积一层SiN层；2)采用等离子刻蚀将沉积在n型掺杂Si层和凹槽底部的SiO2层和SiN层去除掉，只保留形成在凹槽侧壁上的SiO2层和SiN层。5.如权利要求2至4任一所述的方法，其特...

【专利技术属性】
技术研发人员：白志民，
申请(专利权)人：北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：11[中国|北京]