一种电源输出短路保护电路制造技术

本实用新型专利技术公开了一种电源输出短路保护电路，该电路包括六个ＰＭＯＳ管Ｍ１、Ｍ２、Ｍ５、Ｍ９、Ｍ１０和Ｍｐ１，四个ＮＭＯＳ管Ｍ３、Ｍ４、Ｍ６、Ｍ１１，以及上拉管Ｍｐｕ，待保护的输出功率管Ｍｐ。该电路采用简单的结构实现了短路保护的功能。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种模拟集成电路，特别的涉及一种用于电源芯片中 的输出短路保护电路。
技术介绍
由于VLSI的不断发展，电源芯片的集成得到了迅猛的发展，并广泛应 用于各种设备中，尤其是便携式电子产品，诸如手机、MP3、 PDA、 PMP、 DSC等。低压差线性稳压器(Low Dropout linear Regulator ， LDO)是电源IC 中的一个重要分支，和DC/DC变换器相比，它具有纹波小、成本低和静态 电流小及无需电感的优点，是便携式产品的首选供电系统之一。对于供电 系统而言，由于各种不当的使用，都会造成电源系统的受损，尤其是对于 片上系统更是严重，电源的损毁直接导致整个芯片的崩溃。因此，在电源 的保护功能中， 一般都需要短路保护电路，以防止在电源短路时工作电流 过大而损坏电源以及负载。所以，短路保护电路性能的好坏直接影响整个 电源的可靠性。一般电源的短路保护电路采取的方式主要是检测电源的输入或输出 电流，对电流检测信号进行处理，当该信号大于某一值后，认为电源处于 短路状态，然后通过对该信号的处理，使电源停止工作，以达到保护的目 的。目前的处理方式主要有以下几种方式一当电流检测信号大于某一阈值后，拉低电源主控芯片的电源 端，使电源停止工作。方式二当电流检测信号大于某一阈值后，拉低电源主控芯片的输出 参考电压端，使电源停止工作。上述方式采取的都是当电流检测信号大于某一阈值之后，拉低某一处 的电位，使电源停止工作，以达到保护的目的。但是由于这些方式中都要 检测输出电流的大小，这样就增加了保护电路的复杂度，而且保护的可靠 性受到限制。美国IPD公司曾提出一种短路保护电路通过555电路用脉冲电压启3动控制电路，利用短路时辅助电源绕组不能提供足够能量的自然特性，实现短路保护功能。该电路能较好实现短路保护，但由于增加了 555启动电 路，则该电路的实现比较复杂。
技术实现思路
本技术要解决的技术问题是提供一种电路结构简单、且短路保护 性能好的电路。为解决上述技术问题，本技术提出了一种电源输出短路保护电路， 该电路包括六个PMOS管M1、 M2、 M5、 M9、 M10和Mpl，四个NMOS 管M3、 M4、 M6、 Mll，以及上拉管Mpu，待保护的输出功率管Mp;其 中，PMOS管Ml和NMOS管M3串联、PMOS管M2和NMOS管M4串 联，两条串联支路再形成并联，PMOS管M2的栅极则连接至PMOS管 Ml的漏极电压V2， PMOS管Ml和NMOS管M3的栅极均连接至PMOS 管M2的漏极电压VI，且上拉管Mpu也连接于该电压VI和电源电压VDD 之间，而弱上拉管的栅极接地，同时，电压VI经由PMOS管M5和NMOS 管M6组成的反相器后输出电压Vp,电压VI输入至PMOS管M10和 NMOS管Mil的栅极，电压Vp输入至PMOS管M9的栅极，所述PMOS 管M9、 M10和NMOS管Mil串联，其中功率管Mp的栅极通过PMOS 管M10与误差电压Vea相连，其漏极为输出电压Vout。本技术一种电源输出短路保护电路还可为该电路包括七个 PMOS管Ml、 M2、 M5、 M7、 M9、 M10和Mpl,五个NMOS管M3、 M4、 M6、 M8、 Mll，以及上拉管Mpu，待保护的输出功率管Mp;其中， PMOS管Ml和NMOS管M3串联、PMOS管M2和NMOS管M4串联， 两条串联支路再形成并联，PMOS管M2的栅极则连接至PMOS管Ml的 漏极电压V2， PMOS管Ml和NMOS管M3的栅极均连接至PMOS管 M2的漏极电压VI，且上拉管Mpu也连接于该电压VI和电源电压Vdd之 间，而弱上拉管的栅极接地，同时，电压V1经由PMOS管M5和NMOS 管M6组成的反相器后输出电压Vp，再经由PMOS管M7和NMOS管M8 组成的反相器得到电压Vn，电压Vn输入至PMOS管M10和NMOS管 Mil的栅极，电压Vp输入至PMOS管M9的栅极，所述PMOS管M9、 M10和NMOS管Mil串联，其中功率管Mp的栅极通过PMOS管M104与误差电压Vea相连，其漏极为输出电压Vout。 所述上拉管Mpu为弱上拉管。本技术采用简单的电路很好地实现了短路保护功能，既节省了成 本，又能够提高可靠性，而且正常工作时，保护电路没有电源到输出端的 通路，可提高输出对电源电压的抑制比；另一方面，本技术所述电路 占用芯片面积小，可用于对芯片面积要求较高的便携式产品。.附图说明图1是本技术具体实施方式中所述短路保护电路用于低压差线性 稳压器时稳压器的原理图2是本技术具体实施方式所述短路保护电路的一种实施电路图3是本技术具体实施方式所述短路保护电路的另一种实施电路图。具体实施方式短路保护电路可用于许多领域，尤其是需要对电路进行保护的系统中。 本具体实施方式以低压差线性稳压器为例，结合附图对本技术的具体 实施方式作详细说明。如图l所示，为本技术具体实施方式所述短路保护电路用于低压 差线形稳压器时，线形稳压器的电路结构图，该结构包括误差放大器EA、 功率管Mp、由电阻R0和Rl组成的电阻反馈网络、滤波电容C0以及滤 波电容的等效串联电阻Resr。误差放大器EA的负端输入基准电压Vref，正端输入电阻反馈网络中 R0和Rl之间的反馈电压，误差放大器EA的输出接功率管Mp的栅极， 功率管Mp的源极接电源Vin，自漏极得到输出电压Vout，滤波电容和其 等效电阻Resr串联于输出端Vout和地之间。电路工作过程中，若输出电 压Vout由于负载或电源Vin的变化而下降，则电阻网络的分压也下降，使 误差放大器EA的正端电位下降。由于误差放大器的负端电位为基准电压 Vref，导致误差放大器EA的输出电压也下降，则功率管Mp提供的电流更 大，使输出电压Vout上升，形成负反馈，稳定输出电压Vout。如图2所示，为本技术具体实施方式所述短路保护电路图，该电路包括四个PMOS管M1、 M2、 M5、 M7，上拉管M9、 Mpl，开关管MIO、 四个NMOS管M3、 M4、 M6、 M8，下拉管Mll，以及弱上拉管Mpu。其中，PMOS管Ml和NMOS管M3串联、PMOS管M2和NMOS管 M4串联，两条串联支路再形成并联，PMOS管M2的栅极则连接至PMOS 管Ml的漏极，该漏极电压用V2表示，PMOS管Ml和NMOS管M3的 栅极均连接至PMOS管M2的漏极，该漏极电压用V1表示，且弱上拉管 Mpu也连接于该漏极电压VI和电源电压VDD之间，而弱上拉管的栅极接 地，同时，漏极电压V1经由PMOS管M5和NMOS管M6组成的反相器 后输出电压Vp，再经由PMOS管M7和NMOS管M8组成的反相器得到 电压Vn, Vn输入至开关管M10和下拉管M11的栅极，电压Vp输入至上 拉管M9的栅极，所述上拉管M9、开关管M10和下拉管M11串联，其中 为有效保护线性稳压器中的功率管Mp，将该功率管Mp的连接方式变化 为其栅极通过开关管M10与误差电压Vea相连，而其漏极为输出电压Vout。以下结合如图1所示的低压差线性稳压器该短路保护电路进行具体分析当电路工作在正常状态时，低压线性稳压器的输本文档来自技高网...

【技术保护点】
一种电源输出短路保护电路，其特征在于，该电路包括六个ＰＭＯＳ管Ｍ１、Ｍ２、Ｍ５、Ｍ９、Ｍ１０和Ｍｐ１，四个ＮＭＯＳ管Ｍ３、Ｍ４、Ｍ６、Ｍ１１，以及上拉管Ｍｐｕ，待保护的输出功率管Ｍｐ；其中，ＰＭＯＳ管Ｍ１和ＮＭＯＳ管Ｍ３串联、ＰＭＯＳ管Ｍ２和ＮＭＯＳ管Ｍ４串联，两条串联支路再形成并联，ＰＭＯＳ管Ｍ２的栅极则连接至ＰＭＯＳ管Ｍ１的漏极电压Ｖ２，ＰＭＯＳ管Ｍ１和ＮＭＯＳ管Ｍ３的栅极均连接至ＰＭＯＳ管Ｍ２的漏极电压Ｖ１，且上拉管Ｍｐｕ也连接于该电压Ｖ１和电源电压ＶＤＤ之间，而弱上拉管的栅极接地，同时，电压Ｖ１经由ＰＭＯＳ管Ｍ５和ＮＭＯＳ管Ｍ６组成的反相器后输出电压Ｖｐ，电压Ｖ１输入至ＰＭＯＳ管Ｍ１０和ＮＭＯＳ管Ｍ１１的栅极，电压Ｖｐ输入至ＰＭＯＳ管Ｍ９的栅极，所述ＰＭＯＳ管Ｍ９、Ｍ１０和ＮＭＯＳ管Ｍ１１串联，其中功率管Ｍｐ的栅极通过ＰＭＯＳ管Ｍ１０与误差电压Ｖｅａ相连，其漏极为输出电压Ｖｏｕｔ。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴玉强，李汉光，刘敬波，胡江鸣，刘俊秀，石岭，
申请(专利权)人：深圳艾科创新微电子有限公司，
类型：实用新型
国别省市：94[中国|深圳]