一种双输出电源稳压保护电路制造技术

本发明专利技术属于直流电源稳压控制技术领域，公开了一种双输出电源稳压保护电路。所述双输出电源稳压保护电路包括PMOS管、分压电路、比较器、第一电阻及第一三极管；PMOS管串联在双输出电源次绕组输出端，PMOS管的栅极与第一三极管的集电极相连；分压电路连接于PMOS管的源极与接地之间；比较器的参考端与分压电路相连，比较器的阴极与第一电阻的一端相连，比较器的阳极接地；第一电阻的另一端与PMOS管的源极相连；比较器的阴极还与第一三极管的基极相连，第一三极管的发射极接地，第一三极管的集电极与PMOS管的栅极相连。所述双输出电源稳压保护电路无需借助辅助电源和滤波电容即可实现稳定电压的输出，电路结构简单。

【技术实现步骤摘要】

本专利技术属于直流电源稳压控制
，具体涉及一种双输出电源稳压保护电路。
技术介绍
目前使用的直流电源有的需要输出有两组电压，并且需要这两个电压都比较稳定，为了节省成本，将两个输出绕组绕制在一个变压器上，分为主绕组输出端和次绕组输出端。主绕组输出端连接有电压取样反馈单元，可使主绕组输出端的输出电压稳定。这样就会出现一个问题，当主绕组负载较重，另外一个次绕组轻载时，会导致轻载的次绕组电压超出额定电压很多，严重者可能会因为电压过高烧毁负载。
技术实现思路
为了克服现有技术的缺点与不足，本专利技术的目的在于提供一种双输出电源稳压保护电路，设置在双输出电源的次绕组输出端上，当主绕组重载时，所述双输出电源稳压保护电路可使次绕组输出保持稳定电压，并且具有过压和短路保护的特点。为达到上述专利技术目的，本专利技术通过下述技术方案实现：一种双输出电源稳压保护电路，包括PMOS管、分压电路、比较器、第一电阻及第一三极管；所述PMOS管串联在双输出电源次绕组输出端，所述PMOS管的栅极与所述第一三极管的集电极相连；所述分压电路连接于所述PMOS管的源极与接地之间；所述比较器的参考端与所述分压电路相连，所述比较器的阴极与所述第一电阻的一端相连，所述比较器的阳极接地；所述第一电阻的另一端与所述PMOS管的源极相连；所述比较器的阴极还与所述第一三极管的基极相连，所述第一三极管的发射极接地，所述第一三极管的集电极与所述PMOS管的栅极相连。具体地，所述分压电路包括第二电阻和第三电阻，所述第二电阻和第三电阻为串联连接。具体地，所述双输出电源稳压保护电路还包括第一电容，所述第一电容的两端分别与所述比较器的阴极和所述比较器的参考端相连。具体地，所述双输出电源稳压保护电路还包括第四电阻、第五电阻和第二电容，所述第四电阻连接于所述比较器的阴极和所述第一三极管的基极之间，所述第五电阻的两端分别与所述第一三极管的基极和接地相连，所述第二电容的两端分别与所述第一三极管的基极和接地相连。具体地，所述双输出电源稳压保护电路还包括第六电阻和第七电阻，所述第六电阻的两端分别与所述第一三极管的集电极和所述PMOS管的栅极相连，所述第七电阻的两端分别与所述PMOS管的漏极和栅极相连。具体地，所述比较器为TL431。具体地，所述双输出电源稳压保护电路还包括一稳压管，所述稳压管的阴极与所述PMOS管的漏极相连，所述稳压管的阳极与所述PMOS管的栅极相连。设置稳压管的作用是箝位所述PMOS管的GS电压，防止尖峰干扰将所述PMOS管的GS极间击穿。具体地，所述双输出电源稳压保护电路还包括输出短路保护电路，所述输出短路保护电路包括第八电阻、第九电阻和第二三极管，所述第八电阻的两端分别与所述PMOS管的漏极和所述第二三极管的基极相连，所述第九电阻的两端分别与所述PMOS管的源极和所述第二三极管的基极相连，所述第二三极管的集电极与所述第一三极管的基极相连，所述第二三极管的发射极接地。所述输出短路保护电路可在输出短路时，保护整个线路。本专利技术实现的有益效果如下：在双绕组输出电源工作时，若主绕组输出端重载，由于主绕组输出端设有电压取样反馈单元，可使主绕组输出端的电压保持稳定，但这同时会导致次绕组输出端的电压升高至超出额定电压值。通过在次绕组输出端上设置本专利技术所述的双输出电源稳压保护电路，分压电路从次绕组输出端取样，当取样电压大于比较器的参考电压时，比较器的阴极呈现低电位，第一三极管为截止状态，此时，PMOS管的GS间无电压差，PMOS管为截止状态，使次绕组输出端电压降低；通过分压电路取样，当取样电压小于比较器的参考电压时，比较器的阴极呈现高电位，第一三极管为导通状态，此时，PMOS管的GS间有电压差，PMOS管导通，次绕组输出电压不变。通过上述的动态调节，使次绕组输出端的电压维持稳定在额定电压范围内，有效保护负载。并且，通过设置输出短路保护电路，当输出短路时，第二三极管的基极电压升高，第二三极管为导通状态，将第一三极管的基极电压拉低，使第一三极管为截止状态，进而使PMOS管为截止状态，输出电压降低，因此保护了整个电路。本专利技术所述双输出电源稳压保护电路无需借助辅助电源即可实现稳定电压的输出，也无需设置滤波电容进行充放电，电路结构简单，降低了器材成本和加工成本。附图说明图1为实施例中所述的现有双绕组输出电源的框架图；图2为现有双绕组输出电源电路中增设本专利技术实施例所述双输出电源稳压保护电路的框架图；图3为本专利技术实施例的双输出电源稳压保护电路原理图。具体实施方式下面结合实施例对本专利技术作进一步详细的描述，但本专利技术的实施方式不限于此。参见图1，是现有双绕组输出电源的框架图。如图1所示，所述双绕组输出电源包括依次相连的电源输入端1、EMC及整流滤波单元2、初级PWM控制单元3、次级整流滤波单元4、主绕组输出端5以及次绕组输出端6，同时还包括电压取样反馈单元7；电压取样反馈单元7从次级整流滤波单元4进行取样并反馈到初级PWM控制单元3进行控制，更具体地，电压取样反馈单元7从次级整流滤波单元4的主绕组输出端5进行取样并反馈到初级PWM控制单元3，以维持主绕组输出端5的电压在额定电压范围内。在双绕组输出电源工作时，若主绕组输出端5重载，主绕组输出端5设置的电压取样反馈单元7可使主绕组输出端5的电压保持稳定，但这同时会导致次绕组输出端6的电压升高至超出额定电压值。通过在次绕组输出端6设置本专利技术所述双输出电源稳压保护电路8，可使次绕组输出端6的电压稳定在额定电压范围之间。在现有双绕组输出电源电路中增设所述双输出电源稳压保护电路的框架图如图2所示，在次绕组输出端6中设置所述双输出电源稳压保护电路8。本专利技术所述双输出电源稳压保护电路8的其中一种具体实施方式如图3所示。如图3所示，所述双输出电源稳压保护电路8包括PMOS管U1、由第二电阻R2和第三电阻R3组成的分压电路11、比较器U2、第一电阻R1及第一三极管Q1；所述双输出电源稳压保护电路8中各器件的连接关系如下：所述PMOS管U1串联在双输出电源次绕组输出端，所述PMOS管U1的栅极与所述第一三极管Q1的集电极相连；所述分压电路11连接于所述PMOS管U1的源极与接地之间；所述比较器U2的参考端与所述分压电路11相连，具体为比较器U2的参考端和阳极分别与第三电阻R3的两端相连本文档来自技高网...

【技术保护点】
一种双输出电源稳压保护电路，其特征在于：所述双输出电源稳压保护电路包括PMOS管、分压电路、比较器、第一电阻及第一三极管；所述PMOS管串联在双输出电源次绕组输出端，所述PMOS管的栅极与所述第一三极管的集电极相连；所述分压电路连接于所述PMOS管的源极与接地之间；所述比较器的参考端与所述分压电路相连，所述比较器的阴极与所述第一电阻的一端相连，所述比较器的阳极接地；所述第一电阻的另一端与所述PMOS管的源极相连；所述比较器的阴极还与所述第一三极管的基极相连，所述第一三极管的发射极接地，所述第一三极管的集电极与所述PMOS管的栅极相连。

【技术特征摘要】
1.一种双输出电源稳压保护电路，其特征在于：所述双输出电源稳压保护
电路包括PMOS管、分压电路、比较器、第一电阻及第一三极管；所述PMOS
管串联在双输出电源次绕组输出端，所述PMOS管的栅极与所述第一三极管的
集电极相连；所述分压电路连接于所述PMOS管的源极与接地之间；所述比较
器的参考端与所述分压电路相连，所述比较器的阴极与所述第一电阻的一端相
连，所述比较器的阳极接地；所述第一电阻的另一端与所述PMOS管的源极相
连；所述比较器的阴极还与所述第一三极管的基极相连，所述第一三极管的发
射极接地，所述第一三极管的集电极与所述PMOS管的栅极相连。
2.根据权利要求1所述的一种双输出电源稳压保护电路，其特征在于：所
述分压电路包括第二电阻和第三电阻，所述第二电阻和第三电阻为串联连接。
3.根据权利要求1所述的一种双输出电源稳压保护电路，其特征在于：所
述比较器为TL431。
4.根据权利要求1所述的一种双输出电源稳压保护电路，其特征在于：所
述双输出电源稳压保护电路还包括第一电容，所述第一电容的两端分别与所述
比较器的阴极和所述比较器的参考端相连。
5.根据权利要求1所述的一种双输出电源稳压保护电路，其特征在于：所
述双输出电源稳压保护电路还包括第四...

【专利技术属性】
技术研发人员：张晓，陈东华，张世桐，
申请(专利权)人：惠州三华工业有限公司，
类型：发明
国别省市：广东;44