只读存储器制造技术

本发明专利技术涉及一种只读存储器，该只读存储器的读出放大电路包括：控制电压电路；第一晶体管，用于根据该第一晶体管的源极电流控制该第一晶体管的栅极电压，该第一晶体管的源极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者漏极电流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电路的参考电流；第一放大器，该第一放大器与该第一晶体管反馈连接；第二放大器，该第二放大器与该第二晶体管反馈连接；电压型比较器，用于比较该第一、第二晶体管的栅极电压，并输出该存储单元中存储的数据。本发明专利技术的只读存储器能够使存储单元的位线电压相对电源电压保持稳定、读出速度也相对稳定、功耗低。

【技术实现步骤摘要】

本专利技术涉及一种只读存储器。
技术介绍
一种典型的扁平单元结构掩膜只读存储器(Flat-Cell ROM)的电路结构如图1所 示，该只读存储器10包括读出放大电路(Sensing Amplifier) 11、位线解码器(Bitline Decoder) 12、字线解码及块选解码电路(ffordline&Bank Select Decoder) 15、选择电路13、 虚拟地解码器(Virtual Ground Decoder) 14、以及存储单元(Core Cell)阵列，其中该存储 单元是扁平单元结构。请一并参阅图1、图2，图2是图1所示的读出放大电路11的内部电路示意图。该 读出放大电路11包括第一、第二晶体管114、115、两个电压钳位电路116和一个电压型比较 器113。其中，该第一晶体管114根据该电源VCC经位线(Bite Line，BL) 111流进存储单 元的电流控制该第一晶体管114的栅极电压，该第二晶体管115根据该电流源117产生的 参考电流Iref控制该第二晶体管115的栅极电压。该两个电压钳位电路116用于使该第 一、第二晶体管114、115的源极电压相对稳定。该电压型比较器113接收并比较该第一、第 二晶体管114、115的栅极电压，从而该电压型比较器113的输出端112读出该存储单元中 存储的数据。由于从存储单元读出的电流控制该第一晶体管114的栅极电压，而该读出的电流 的大小除了由存储区不同类型的存储单元决定外，主要是由加在存储器单元的位线111上 的电压决定。现有很多产品都有宽电压工作的要求，如果电源电压VCC降到比较低的情况， 位线111的电压也会跟着下降，流过位线111的电流就会变小，该只读存储器10读出性能 就会下降，出现读取速度变慢，读取数据不稳定，甚至出现读取不到正确数据的状态。相反， 如果电源电压VCC过高，就会造成该只读存储器10功耗的增大，甚至有可能因为位线111 上的电压上升过高而造成漏电，读取不到正确的数据结果。
技术实现思路
本专利技术的目的在于提供一种能够使存储单元的位线电压相对电源电压保持稳定 的只读存储器。一种只读存储器，包括读出放大电路和多个存储单元，该读出放大电路用于读出 存储在该存储单元中的数据，该读出放大电路包括控制电压电路，用于产生该读出放大电 路的参考电压的控制电压和该存储单元的位线电压的控制电压；第一晶体管，用于根据该 第一晶体管的源极或者漏极电流控制该第一晶体管的栅极电压，该第一晶体管的源极或者 漏极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者漏极电 流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电路的参 考电流；第一放大器，该第一放大器与该第一晶体管反馈连接，用于根据该控制电压电路产 生的控制电压控制该存储单元的位线电压；第二放大器，该第二放大器与该第二晶体管反用于根据该控制电压电路产生的控制电压控制该读出放大电路的参考电压；电压 型比较器，用于比较该第一、第二晶体管的栅极电压，并根据比较结果输出该存储单元中存 储的数据。本专利技术优选的一种技术方案，该第一晶体管的栅极连接该第一放大器的输出端和 该电压型比较器，该第一晶体管的漏极接收电源电压，该第一晶体管的源极接收该存储单 元的位线电流，该第一放大器的正输入端接收该存储单元的位线电压，该第一放大器的负 输入端接收该控制电压电路产生的控制电压。本专利技术优选的一种技术方案，该第二晶体管的栅极连接该第二放大器的输出端和 该电压型比较器，该第二晶体管的漏极接收电源电压，该第二晶体管的源极接收该读出放 大电路的参考电流，该第二放大器的正输入端接收该读出放大电路的参考电压，该第二放 大器的负输入端接收该控制电压电路产生的控制电压。本专利技术优选的一种技术方案，每一存储单元均包括用于数据存储的第三晶体管和 用于产生参考电流的第四晶体管，该第三晶体管接收位线电压并产生位线电流，该第四晶 体管接收该参考电压并产生参考电流。本专利技术优选的一种技术方案，该第三晶体管存储的数据包括两种状态，若该第三 晶体管为BN型MOS晶体管且无重参杂的P型离子注入，该第三晶体管存储的数据状态为1， 若该第三晶体管为BN型MOS晶体管且被重参杂的P型离子注入，该第三晶体管存储的数据 状态为0。 本专利技术优选的一种技术方案，该第四晶体管为BN型MOS晶体管且无重参杂的P型 离子注入，该第四晶体管的存储的数据状态保持为1。本专利技术优选的一种技术方案，该只读存储器还包括第一、第二块选译码线，每一存 储单元还包括第五、第六晶体管，该第三晶体管的栅极连接该存储单元的字线，该第五晶体 管的栅极连接该第一块选译码线，该第六晶体管的栅极连接该第二块选译码线，该第三晶 体管的漏极依次通过该第五晶体管的源、漏极接收该存储单元的位线电压，该第三晶体管 的源极依次通过该第六晶体管的漏、源极接地。本专利技术优选的一种技术方案，该第五、第六晶体管为BN型MOS晶体管。本专利技术优选的一种技术方案，每一存储单元还包括第七、第八晶体管，该第四晶体 管的栅极连接该存储单元的字线，该第七晶体管的栅极连接该第一块选译码线，该第八晶 体管的栅极连接该第二块选译码线，该第四晶体管的漏极依次通过该第七晶体管的源、漏 极接收该读出放大电路的参考电压，该第四晶体管的源极依次通过该第八晶体管的漏、源 极接地。本专利技术优选的一种技术方案，该第七、第八晶体管为BN型MOS晶体管。与现有技术相比，本专利技术的只读存储器的位线电压由该第一放大器与该第一晶体 管进行控制，一旦该位线端口电压被稳定，该位线的电流就由该第三晶体管的电压电流转 化特性所决定，所以一旦该字线选中的存储单元的类型被确定，该位线的电流也将被固定 下来，而基本和电源电压无关。这样对于位线上的寄生电容充放电时间也被稳定，最后该只 读存储器的读出速度也相对稳定。通过改变控制电压电路产生的控制电压，可以方便的来 改变位线上的电压和该读出放大电路的参考电压，从而改变该位线上的电流大小，达到控 制该只读存储器功耗的目的。附图说明图1是一种现有技术的只读存储器的电路结构示意图。图2是图1所示的读出放大电路的内部电路示意图。图3是本专利技术较佳实施方式的只读存储器的电路结构示意图。图4是图3所示的读出放大电路的内部电路示意图。图5是本专利技术的只读存储器的存储单元的简化示意图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面结合附图对本专利技术作进一步 的详细描述。本专利技术的只读存储器主要包括读出放大电路和多个存储单元，该读出放大电路用 于读出存储在该存储单元中的数据，该读出放大电路包括控制电压电路，用于产生该读出 放大电路的参考电压的控制电压和该存储单元的位线电压的控制电压；第一晶体管，用于 根据该第一晶体管的源极或者漏极电流控制该第一晶体管的栅极电压，该第一晶体管的源 极或者漏极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者 漏极电流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电 路的参考电流；第一放大器，该第一放大器与该第一晶体管反馈连接，用于根据该控制电 压电路产生的控制电压控制该存储单元的位线电压；第二放大器，该第二放大器与该第二本文档来自技高网...

【技术保护点】
一种只读存储器，包括读出放大电路和多个存储单元，该读出放大电路用于读出存储在该存储单元中的数据，其特征在于，该读出放大电路包括：控制电压电路，用于产生该读出放大电路的参考电压的控制电压和该存储单元的位线电压的控制电压；第一晶体管，用于根据该第一晶体管的源极或者漏极电流控制该第一晶体管的栅极电压，该第一晶体管的源极或者漏极接收该存储单元的位线电流；第二晶体管，用于根据该第二晶体管的源极或者漏极电流控制该第二晶体管的栅极电压，该第二晶体管的源极或者漏极接收该读出放大电路的参考电流；第一放大器，该第一放大器与该第一晶体管反馈连接，用于根据该控制电压电路产生的控制电压控制该存储单元的位线电压；第二放大器，该第二放大器与该第二晶体管反馈连接，用于根据该控制电压电路产生的控制电压控制该读出放大电路的参考电压；电压型比较器，用于比较该第一、第二晶体管的栅极电压，并根据比较结果输出该存储单元中存储的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：张超，
申请(专利权)人：无锡华润上华半导体有限公司，无锡华润上华科技有限公司，
类型：发明
国别省市：32[中国|江苏]