具有双重功能的多级单元存取缓冲器制造技术

提供了一种诸如页面缓冲器的存取缓冲器，用于使用２级ＭＬＣ（多级单元）操作来写到诸如闪存的非易失性存储器。该存取缓冲器具有用于临时保存将被写入的数据的第一锁存器。提供第二锁存器用于从该存储器读取数据作为该两级写操作的一部分。该第二锁存器具有反相器，其当从该存储器读取时参与锁存功能。相同的反相器用于产生被写入该第一锁存器的输入信号的补码，导致双端输入被用于写到该第一锁存器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及MLC(多级单元)存储器，并且涉及用于存取这样的MLC存储器的缓冲器。
技术介绍
例如NAND闪速装置的闪速存储器已经成为一种重要的促成技术，用于消费者应用和移动存储应用，诸如闪速卡、数字音频和视频播放器、蜂窝电话、USB闪速驱动器和用于替换HDD的固态盘。密度需求一直在增加并且例如NAND闪速提供具有低成本的高密度。由于该原因，多级闪速存储器已经引起了大量关注。在多级存储器中，并不是在两级(level)之间进行选择来在每个单元中保存一个双态的信息元(1位)，而是采用附加级来允许对于每个单元在具有多于2个状态的信息元之间进行选择。例如，可以使用4级来表示4个状态的信息元，并且一个四状态的信息元可以包含2位。如果4级 的数据可以被保存在一个存储器单元而不是两个中，则在不需要增加管芯尺寸的情况下可以使该存储器单元密度加倍。 2级闪速存储器单元保存两个逻辑状态中的一个数据"1"和数据"0"，并且每个存储器单元的内容对应于1位。传统的2级闪速存储器单元可具有对应于数据"l"和数据"0"的两个阈值电压中的一个。NAND闪速中的单级单元(SLC)的阈值电压分布在图1中示出。所示为第一单元状态的分布50和第二单元状态的分布52。在该示例中，单元状态被分别分配给数据"1"和数据"0"(或反之)。"l"状态表示单元打开并且电流可以流过。另一方面，"O"表示单元关断并且电流不可流过。仅使用所保存的数据的l位和两个状态，当在操作期间管理电荷时，SLCNAND闪速的控制逻辑能够保存能量。 4级闪速存储器单元保存4个逻辑状态中的一个，并且每个存储器单元的内容对应于2位。4级闪速存储器单元可具有对应于数据"11"数据"10"、数据"00"和数据"01"的4个阈值电压中的一个。NAND闪速中的4级MLC的阈值电压分布在图2中示出。所示为4个单元状态的分布60、62、64、66。在此示例中，单元状态被分别分配给数据"11 "、数据"10 "、数据"00 "和数据"01"。这采用由Ken Takeuchi提出的、如在美国专利NO. 6885583中所描述的2位的行向分配(the row directionassignment)，其通过引用全部包含于此。2位表示较上页面位和较下页面位。因此 分配为数据"ll"的单元具有等于1的较上页面和等于1的较下页面 分配为数据"10"的单元具有等于1的较上页面和等于0 较下页面 分配为数据"00"的单元具有等于0的较上页面和等于0的较下页面 分配为数据"01"的单元具有等于0的较上页面和等于1的较下页面
技术实现思路
根据一个主要方面，本专利技术提供一种用于写到非易失性存储器的存取缓冲器，该存取缓冲器包括用于接收具有将被写到该存储器的输入位的单端输入信号的单端输入端；用于锁存该输入位的第一锁存器，该第一锁存器具有用于接收包括该输入位的双端输 入信号的双端输入端；用于锁存从该非易失性存储器中的存储器位置的较下页面读取的值 的第二锁存器；和用于产生该单端输入信号的补码的补码信号产生器，该双端输入信号包 括该单端输入信号和该单端输入信号的补码。 在一些实施例中，该存取缓冲器具有第一操作模式和第二操作模式，在该第一操 作模式中该补码信号产生器产生该单端输入信号的补码，在该第二操作模式中该第二锁存 器用作锁存器；其中当该存取缓冲器接收该输入位并将该输入位锁存到该第一锁存器中时 该存取缓冲器在第一操作模式中操作，并且在多级单元编程期间该存取缓冲器在第二操作 模式中操作。 在一些实施例中，该存取缓冲器还包括形成该第二锁存器和该补码信号产生器二 者的部分的驱动反相器，该第二锁存器还包括反馈数据保持器，该驱动反相器和该反馈数 据保持器以锁存器配置连接。 在一些实施例中，该反馈数据保持器包括PMOS晶体管，且该驱动反相器具有连接 到该晶体管的漏极的输入端，该晶体管具有连接到该驱动反相器的输出端的栅极，其中当 该存取缓冲器在该第一操作模式中操作时，该晶体管将数据保持为高使得避免与该驱动反 相器的干扰。 在一些实施例中，该存取缓冲器还包括用于预充电该驱动反相器的输入端的预充 电PM0S晶体管。 在一些实施例中，该补码信号产生器包括第一信号传输器，用于当该存取缓冲器 处于该第一操作模式中时将该单端输入信号传输到该驱动反相器，并且当该存取缓冲器处 于该第二操作模式中时，防止该输入信号传输到该驱动反相器；第二信号传输器，用于当该 存取缓冲器处于该第一操作模式中时将该驱动反相器的输出作为该双端输入信号的一端 传输到该第一锁存器，并且当该存取缓冲器处于该第二操作模式中时防止该驱动反相器的 输出作为该双端输入信号的一端传输到该第一锁存器。 在一些实施例中，该存取缓冲器还包括第三信号传输器，用于当该存取缓冲器处 于该第二模式中时将该存储器的输出传输到该第二锁存器电路的输入端，并且当该存取缓 冲器处于该第一模式中时不对该存储器的输出起作用。 在一些实施例中，该第一、第二和第三传输电路的每一个包括各自的NMOS晶体管。 在一些实施例中，连接该NMOS晶体管的漏极以接收来自该存储器的输入，并且该 NMOS晶体管的栅极连接到该第二锁存器的输入端。 在一些实施例中，该非易失性存储器包括闪速存储器，该闪速存储器具有作为存 取缓冲器的页面缓冲器。 根据另一个主要方面，本专利技术提供一种用于写到非易失性存储器的方法，该方法 包括接收具有将被写到该存储器的输入位的单端输入信号；使用包括驱动反相器的输入 反相器来产生该单端输入信号的补码，该单端输入信号的补码和该单端输入信号组合形成 双端输入信号；将该输入位锁存到具有双端输入端的第一锁存器，该双端输入端用于接收 包括该输入位的双端输入信号；并且将从该非易失性存储器中的存储器位置的较下页面读 取的值锁存到包括该驱动反相器的第二锁存器。 在一些实施例中，该方法还包括当接收该输入位并锁存该输入位到该第一锁存 器中时，在第一操作模式中操作该存取缓冲器，其中该输入反相器产生该单端输入信号的 补码；并且在多级单元编程期间，在第二操作模式中操作该存取缓冲器，其中该第二锁存器 用作锁存器。 在一些实施例中，该方法还包括预充电该驱动反相器的输入端。 在一些实施例中，该方法还包括当该存取缓冲器处于该第一操作模式中时，将该 单端输入信号传输到该驱动反相器，并且当该存取缓冲器处于该第二操作模式中时，防止 该输入信号传输到该驱动反相器；当该存取缓冲器处于该第一操作模式中时，将该驱动反 相器的输出作为该双端输入信号的一端传输到该第一锁存器，并且当该存取缓冲器处于该 第二操作模式中时，防止该驱动反相器的输出作为该双端输入信号的一端传输到该第一锁 存器。 在一些实施例中，该方法还包括当该存取缓冲器处于该第二模式时，将该存储器 的输出传输到该第二锁存器电路的输入端。 根据又一个主要方面，本专利技术提供了一种具有用于写到非易失性存储器结构的存取缓冲器的存储器系统，该存取缓冲器包括用于接收具有被写到该存储器结构的输入位的单端输入信号的单端输入端；用于锁存该输入位的第一锁存器，该第一锁存器具有用于接收包括该输入位的双端输入信号的双端输入端；用于锁存从该非易失性存储器结构中的存储器位置的较下页面读取的值的第二锁存器；和用于产生该单端输入本文档来自技高网...

【技术保护点】
一种用于写到非易失性存储器的存取缓冲器，该存取缓冲器包括：用于接收具有被写到该存储器的输入位的单端输入信号的单端输入端；用于锁存该输入位的第一锁存器，该第一锁存器具有用于接收包括该输入位的双端输入信号的双端输入端；用于锁存从该非易失性存储器中的存储器位置的较下页面读取的值的第二锁存器；和用于产生该单端输入信号的补码的补码信号产生器，该双端输入信号包括该单端输入信号和该单端输入信号的补码。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：潘弘柏，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]