半导体结构的刻蚀方法、半导体器件及电子设备技术

本申请提供一种半导体结构的刻蚀方法、半导体器件及电子设备，刻蚀方法包括在初始刻蚀阶段采用0‑400W的下电极功率对抗反射涂层、硬掩模层进行刻蚀，直至暴露出层间介质层；在主刻蚀阶段，以未被刻蚀的硬掩膜层为掩膜，采用2500W‑3500W的下电极功率对层间介质层进行刻蚀，直至暴露出阻挡层；在过刻蚀阶段采用50W‑800W的下电极功率对阻挡层进行刻蚀，直至暴露出衬底，得到接触孔。由于提高了主刻蚀阶段的下电极功率，使刻蚀过程中的等离子体可以垂直的作用到层间介质层上，不对接触孔的侧壁产生轰击，避免了侧壁凹陷形貌的产生，从而提高了半导体器件尤其是BCD器件的性能，并扩宽了主刻蚀阶段的工艺窗口。

【技术实现步骤摘要】

本申请涉及半导体器件制造领域，具体涉及一种半导体结构的刻蚀方法、半导体器件及电子设备。

技术介绍

1、bcd(bipolar-cmos-dmos)工艺，是一种单片集成工艺技术，它能够在同一芯片上制作bipolar(双极型晶体管)、cmos(互补金属氧化物半导体)和dmos(双扩散金属氧化物半导体)器件，其中，接触孔是用于连接不同层级的半导体器件，如晶体管和金属互连层。在某些特殊应用场景下，例如sram(静态随机存储器)平台，因为应用需求，其曝光率比其他bcd产品小，且显开区域的关键尺寸较小，用常规的刻蚀配方进行接触孔刻蚀时，会造成层间介质层存在凹陷形貌，而凹陷形貌的存在会对后续接触孔的填充制程造成影响，造成空穴的存在，从而导致产品的电性参数异常。

2、针对上述问题，现有技术通过降低层间介质层刻蚀过程中的下电极功率或者降低刻蚀辅助气体o2的浓度，使侧壁不被过度刻蚀形成凹陷形貌，但是由于刻蚀直径小，副产物难被抽出，以及降低下电极功率和o2的浓度使副产物更容易堆积，从而会导致接触孔的侧面变为有锥度的剖面，甚至导致刻蚀停止。因此，亟需一种半导体结构的刻本文档来自技高网...

【技术保护点】

1.一种半导体结构的刻蚀方法，其特征在于，所述刻蚀方法包括：

2.根据权利要求1所述的刻蚀方法，其特征在于，所述接触孔的关键尺寸＜90nm；所述层间介质层的厚度＞400nm；所述衬底层和所述阻挡层的厚度和＜120nm；所述光刻后的半导体结构的开口率＜3％。

3.根据权利要求1所述的刻蚀方法，其特征在于，所述硬掩膜层为不定形碳；所述在主刻蚀阶段，以未被刻蚀的硬掩膜层为掩膜对所述层间介质层进行刻蚀，直至暴露出所述阻挡层，包括：

4.根据权利要求3所述的刻蚀方法，其特征在于，所述层间介质层的材质包括SiO2；所述衬底的材质包括Si；>

5.根据权利...

【技术特征摘要】

1.一种半导体结构的刻蚀方法，其特征在于，所述刻蚀方法包括：

2.根据权利要求1所述的刻蚀方法，其特征在于，所述接触孔的关键尺寸＜90nm；所述层间介质层的厚度＞400nm；所述衬底层和所述阻挡层的厚度和＜120nm；所述光刻后的半导体结构的开口率＜3％。

3.根据权利要求1所述的刻蚀方法，其特征在于，所述硬掩膜层为不定形碳；所述在主刻蚀阶段，以未被刻蚀的硬掩膜层为掩膜对所述层间介质层进行刻蚀，直至暴露出所述阻挡层，包括：

4.根据权利要求3所述的刻蚀方法，其特征在于，所述层间介质层的材质包括sio2；所述衬底的材质包括si；

5.根据权利要求1所述的刻蚀方法，其特征在于，所述初始刻蚀阶段对应的刻蚀条件包括：腔体压力为10mt-80mt，上电极功率为200w-900w，第一主刻蚀气体和辅助气体的流量比>3:1；其中，所述第一主刻蚀气体的流量为80sccm-200sccm；

6.根据权利要求1所述的刻蚀方法，其特征在于，所述过刻蚀阶段对应的刻蚀条件包括：腔体压力为20mt-70...

【专利技术属性】
技术研发人员：郭哲，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：