一种深沟槽功率ＭＯＳ器件制造技术

一种深沟槽功率ＭＯＳ器件，保护环采用接触孔结构，保护环的接触孔位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的金属连线；单胞阵列与截止环之间区域的上方的场氧化硅层两侧有侧壁保护结构，侧壁保护结构和场氧化硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层。本实用新型专利技术可以有效分散主结处的电场强度，提高主结处的耐压能力，防止漏电问题。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及功率MOS器件，特别涉及用4块光刻版来实现的深沟槽功率MOS器件，主要应用在20V 40V的大功率MOS器件中。
技术介绍
深沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功 率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等 优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET(结型场效应管)效 应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。随着深沟槽大 功率MOS器件工艺技术的日渐成熟，市场竞争日趋激烈，一颗芯片的制造成本和利润都已 经是按照多少分钱人民币来计算。所以对于如何更进一步降低制造成本提高利润率已成为 本领域技术人员最为关注的问题之一。提高集成度和减少光刻次数是最为有效的降低成 本的方法。但是集成度的提高受限制于半导体制造企业的设备能力以及工艺能力而难于实 现，或存在诸多负面问题。因此，减少光刻版数、优化工艺制造流程是本领域研究的方向。现有的工艺过程中，制造一种深沟槽功率MOS器件，一般需要使用到5 7块光刻 版。以6块版为例，通常按照如下工艺流程制造完成第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片；第二步，于第一主面上形成第一氧化硅层，即场氧化硅层；第三步，选择性的掩蔽和刻蚀第一氧化硅层，定义有源区和终端保护区；(光刻版 1)第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩 下的区域作为深沟槽刻蚀的硬掩膜；(光刻版2)第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化硅层去 除；第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层；第七步，于第三氧化硅层表面形成导电多晶硅层；第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅；第九步，于具有场氧化硅层阻挡的第一主面中进行第二导电类型杂质离子注入， 并通过炉管推结形成单胞阵列和截止环两者各自的第二导电类型掺杂区；第十步，利用掩蔽，进行第一导电类型杂质离子选择性注入，并通过退火工艺形成 单胞阵列和截止环两者各自的第一导电类型掺杂区；(光刻版3)第十一步，介质层淀积并选择性的掩蔽和刻蚀，形成单胞阵列的接触孔、保护环的 接触孔和截止环接触孔。并在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注 入以及RTA (快速热退火)，形成第二导电类型掺杂区；(光刻版4)第十二步，于介质层表面形成金属层，并选择性的掩蔽和刻蚀金属层；(光刻版5)第十三步，钝化层淀积，并选择性的掩蔽和刻蚀钝化层；(光刻版6，可选)第十四步，背面减薄以及背面金属层淀积形成漏电极。不计第十三步可选的制造过程，整个制造过程共涉及到5次光刻。一般而言，制造 费用是和其昂贵的光刻机在整个制造工艺中被使用到的次数密切相关的。如果能在现有 5次光刻的基础上减少1次光刻，而不增加其他太多步骤，就可以将制造成本降低10% 15 %，这个数值对于半导体芯片行业将是一个很可观的利润增长点。 目前，国内在利用4块光刻版来实现深沟槽功率MOS器件上，大致有两种器件结 构，这两种器件结构在性能上均存在一些问题公开号为CN101261992A的中国专利《一种功率沟槽式MOS场效应管及其制造方 法》公开了一种4块光刻版的器件结构。所用到的4块光刻板分别是场氧化层光刻板1， 沟槽层光刻板2，接触孔层光刻板3，金属层光刻板4。如图1所示，其特征是将单胞阵列A 的最边缘单胞外围的P-阱6直接用作保护环C，利用第一块光刻版选择性的掩蔽和刻蚀第 一氧化硅后剩下的场氧化硅层11作为自对准注入的阻挡层，来实现P-阱6的无光刻版注 入，同时也是用它来实现N+源极7的无光刻版的注入。由于P-阱6和N+源极7都是采用 相同的注入阻挡层，这样就必然会导致所有P-阱6注入区的上方都存在有N+源极7注入 区。在硅表面P-阱6和N+源极7终止的地方，P-阱6和N+源极7将靠的很近，这将导致 漏电问题。仿真结果也证实了该问题在硅表面附近，也就是P-阱6和N+源极7相距最近 的地方，当漏极15加一个很小的电压(大概5V)的时候就存在着严重的漏电问题。该漏电 是因为N+源极7和P-阱6之间的耗尽层，以及P-阱6和N-外延层2之间的耗尽层靠的 太近，一旦漏端15加正向电压，N+源极7和P-阱6之间的耗尽层将会扩大，这样就会导致 这两个耗尽层相连通在一起，从而导致漏电，使该器件结构无法应用于实际生产。公开号为CN101211981A的中国专利《一种深沟槽大功率MOS器件及其制造方法》 公开了另一种4块光刻版的器件结构。所用到的4块光刻板分别是沟槽层光刻板1，源区 层光刻板2，接触孔层光刻板3，金属层光刻板4。如图2所示，其特征是P-阱6存在于整个 器件区域，保护环C和截止环D均采用浮置的沟槽型导电多晶硅结构，即不与任何具有确定 电位的电极相连。其存在的问题是该器件的保护环C，采用的是沟槽型导电多晶硅结构， 两个沟槽3a及3b之间的P-阱6a为浮置状态，浮置的P-阱6a电位容易受到外界环境的 影响。MOS器件在栅源端接地时，漏极15加正向偏置电压，MOS器件的电压主要由单胞阵列 区域A最外缘的一个单胞结构的沟槽外侧的P-阱和保护环C靠近单胞阵列区域A的沟槽 3a进行分担，而保护环区域C其他的沟槽以及P-阱能起到的分压能力很小，这样就会导致 电场强度分布极不均勻，真正起到分压作用的范围很小，大部分保护环区域C分压结构面 积得不到充分利用。而且当提高漏极正向偏置电压时，MOS器件容易在局部区域过早击穿， 降低了器件的耐压能力。技术的内容针对现有利用4块光刻版来实现的深沟槽功率MOS器件的上述缺点，申请人进行 了改进研究，提供另一种深沟槽大功率MOS器件，通过4块光刻版来实现器件结构，其有较 好的导通特征电阻、击穿耐压、寄生电容等性能。本技术的技术方案如下一种深沟槽功率MOS器件，中心区是并联的单胞阵列，所述单胞阵列的外围设有 终端保护结构，所述终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成；所述截止环采用沟槽结构，沟槽位于第二导电类型掺杂区，其深度伸入第二导电类型掺杂区下方的第一导电类型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电 多晶硅，沟槽顶部设有金属连线，沟槽外侧由第一导电类型掺杂区和第二导电类型掺杂区 构成，其中，第一导电类型掺杂区位于第二导电类型掺杂区的上部，所述金属连线通过接触 孔将沟槽内的导电多晶硅与沟槽外侧的第一导电类型掺杂区和第二导电类型掺杂层区连 接成等电位；所述保护环采用接触孔结构，保护环的接触孔与单胞的接触孔为同一制造层，其 位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的 金属连线；所述截止环和单胞阵列的第二导电类型掺杂区为同一制造层；截止环和单胞阵列 的第一导电类型掺杂区为同一制造层；场氧化硅层位于单胞阵列与截止环之间区域的上 方，场氧化硅层是封闭的环状结构，其两侧有一层侧壁保护结构，该侧壁保护结构和场氧化 硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层；所述保护环的接触孔为倒梯形结构，其底部及侧壁周围被第二导电类型掺杂区包 裹。本文档来自技高网...

【技术保护点】
一种深沟槽功率ＭＯＳ器件，中心区是并联的单胞阵列，所述单胞阵列的外围设有终端保护结构，所述终端保护结构由位于内圈的至少一个保护环和位于外圈的一个截止环组成；所述截止环采用沟槽结构，沟槽位于第二导电类型掺杂区，其深度伸入第二导电类型掺杂区下方的第一导电类型外延层，沟槽壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，沟槽顶部设有金属连线，沟槽外侧由第一导电类型掺杂区和第二导电类型掺杂区构成，其中，第一导电类型掺杂区位于第二导电类型掺杂区的上部，所述金属连线通过接触孔将沟槽内的导电多晶硅与沟槽外侧的第一导电类型掺杂区和第二导电类型掺杂层区连接成等电位，其特征在于：所述保护环采用接触孔结构，保护环的接触孔与单胞的接触孔为同一制造层，其位于第一导电类型外延层上方的第二导电类型掺杂区内，保护环的接触孔内填充有浮置的金属连线；所述截止环和单胞阵列的第二导电类型掺杂区为同一制造层；截止环和单胞阵列的第一导电类型掺杂区为同一制造层；场氧化硅层位于单胞阵列与截止环之间区域的上方，场氧化硅层是封闭的环状结构，其两侧有一层侧壁保护结构，该侧壁保护结构和场氧化硅层一起作为第一导电类型杂质离子和第二导电类型杂质离子自对准注入的阻挡层；对于Ｎ型深沟槽功率ＭＯＳ器件，所述第一导电类型是Ｎ型，第二导电类型是Ｐ型；对于Ｐ型深沟槽功率ＭＯＳ器件，所述第一导电类型是Ｐ型，第二导电类型是Ｎ型。...

【技术特征摘要】

【专利技术属性】
技术研发人员：朱袁正，冷德武，叶鹏，丁磊，
申请(专利权)人：无锡新洁能功率半导体有限公司，
类型：实用新型
国别省市：32[中国|江苏]