碳化硅半导体装置及其制造方法制造方法及图纸

本发明专利技术的半导体装置包括：具有碳化硅半导体层的碳化硅半导体基板；设置在前述碳化硅半导体层中、并含有ｐ型杂质的ｐ型杂质区；与前述ｐ型杂质区电连接的ｐ型欧姆电极；与前述ｐ型杂质区邻接地设置在前述碳化硅半导体层中、且含有ｎ型杂质的ｎ型杂质区；和与前述ｎ型杂质区电连接的ｎ型欧姆电极，前述ｐ型欧姆电极含有镍、铝、硅和碳的合金，前述ｎ型欧姆电极含有钛、硅和碳的合金。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及碳化硅半导体装置，特别涉及具有n型禾口 P型欧姆电极的碳化 硅半导体装置及其制造方法。
技术介绍
作为功率电子装置用的器件，以前iOT采用硅(Si)半导体的功，件。功 率电子装置用的器件要求在更高频率和大电流下工作，通过各种各样的研究开 发，试图提高硅功 §件的性能。可是，近年来，硅功率器件的性能正在接近理论的界限。此外，尽管存在 要求功率器件在高温和放射线等的恶劣环i竟下工作的情况，但是硅半导体不适 于在这种恶劣环境下工作。为此，正在研究采用半导体代替硅的器件。在各种半导体中，碳化硅(SiC)半导体具有宽的禁带宽度(4H型的情况 下326eV)，在高温下的电传导控制和耐方謝统性优异。此外，由于碳化硅半导 体，具有比硅高大约1个数量级的绝缘击穿电场，因此高耐压优异，并由于具 有硅的大约2倍的电刊包和漂移速度，因此可以进行高频大功率控制。从作为 这种半导体的物性来看，期待碳化硅作为在高频且大电流下工作的功率器件用 的半导傳才才料。在使用新的半导体材料开发半导体装置的情况下，必须开发相对于此半导 体为低电阻、形成可靠性高的M接触的技术。以前，作为n型碳化硅半导体 的,电极材料，{柳镍(Ni)，作为p型碳化硅半导体的,电极的材料，使 用硅(Si)和铝(Al)的共晶或叠层，或者钛(Ti)。但是，特别地，相对于p型碳化硅半导体的,接触的特性不是很好。具 体地说，欧姆电极形成工序中，如果在100(TC左右的高温下对p型,电极用 的材料进行热处理，贝lj引起欧姆电极材料的聚集，导致均匀性下降，因聚集而 产生应力。其结果，在碳化硅半导体中，晶体变形和转移增大，存在因此而产 生结晶性下降的课题。此外，在不限于P型的 电极形成盼瞎况下，在堆叠金属膜之前，在碳 化硅半导体的表面上形成自然氧化膜。存在当欧姆电极和碳化硅半导体进行合金化时，这个自然氧化月就W^寺性产生不良影响的问题。针对这些相对于P型碳化硅半导体的欧姆电极形成的问题，4顿由镍、钛 和铝的金属膜构成的叠层结构、或者钛和铝的合金的技术，例如在专利文献1 和专利文献2中被公开。专利文献1: JP特许第2509713号说明书 专利文献2: JP特许第2940699号说明书
技术实现思路
图12 (a)示意性地表示使用具有欧姆电极的现有的碳化硅半导体的纵型 FET结构的一部分，图12 (b)是,f魏虫部分的放大图。如图12 (a)和(b) 所示，在n型碳化硅半导体层102中形成p阱区104，在p阱区104中设置n 型杂质区105和p型杂质区107。N型杂质区105和p型杂质区107与 电极 116接触，,电极116与焊盘用电极117连接。设置沟道层108以便覆盖n型碳化硅半导体层102、 p阱区104和n型杂质 区105的各自一部分，在沟道层108上隔着栅绝缘膜109设置栅电极110。在栅 电极110和焊盘用电极117之间设置绝缘膜114。在n型碳化硅半导体层102的 未设置p阱区104的一侧设置1W电极101 。如图12 (b)所示，在现有的纵型FET中，n型杂质区105和p型杂质区 107邻接，设置相对于这些区域作为鹏母接触的,电极116。 n型杂质区105 发挥以低电阻连接沟道层108和W:电极116的源区的功能。此外，p型杂质区 107以低电阻连接p阱区104和1W电极116，并将p阱区104固定在基准电位。 在这种接触结构的情况下，为了避免制造工序复杂， 一般使用相同金属材料形 成相同结构的,电极116。可是，欧姆电极116必须相对于n型杂质区105发 挥n型,电极的功能，相对于p型杂质区107 aj军p型欧姆电极的功能。例如，在欧姆电极116中使用钛反应层的情况下，相对于n型杂质区，即 亍蝶质浓度比较低(5xl019Cm_3以下)，也可以很容易获得,接触。但是，相 对于p型杂质区，如果杂质浓度低，获得,接触就非常困难。图13表^3M在p型杂质区上蒸镀100ran的糊莫、在950。C下进行一^H中 热处理，使p型杂质区中的硅和碳与糊莫进行反应，形成钛反应层时的p型杂 质浓度^M生。如图13所示，在p型杂质区的杂质浓度是接近于lxl(fcm'3的 高浓度的情况下，尽管基本上获得^m寺性，但在杂质浓度低为lxio、m'3以下 的情况下，难以获得充分的欧婢恃性。从图13明显看出，为了获得良好的 特性，必须形成高浓度的p型杂质层，必须以高剂量向p型杂质区注入p型杂 质离子。但是，为了达到这种高浓度的杂质浓度，必须要进行长时间的离子注 入，从而导致半导体装置的生产率P争低和制造成本升高。此外，在相对于p型碳化硅半导体形成欧姆电极时使用铝和含有铝的叠层 结构的情况下，在层间绝缘膜上残留铝的情况下，通过此后用于形成欧姆电极 的高温热处理，使铝在层间绝缘膜中扩散，由于铝到达栅绝缘膜，所以产生绝 缘击穿电压和可靠性下降等问题。为了解决这种现有技术的问题，本专利技术的目的是实现一种具有优异特性的碳化硅半导体^a。本专利技术的半导体装置包括具有碳化硅半导体层的碳化硅半导体基板；设 置在前述碳化硅半导体层中、并含有p型杂质的p型杂质区；与前述p型杂质 区电连接的p型,电极；与前述p型杂质区邻接地设置在前述碳化硅半导体 层中、且含有n型杂质的n型杂质区；和与前述n型杂质区电连接的n型l^母 电极，其中，前述p型g^母电极含有镍、铝、硅和碳的合金，前述n型,电 极含有钛、硅和碳的合金。在某一雌的实施方式中，前述p型鹏母电极具有含镍、铝、硅和碳的合 金的p型反应层。在某一 实施方式中，前述p型反应层还包括钛。在某一1M实施方式中，前述n型g^母电极具有包含钛、硅和碳的合金的n 型反应层。在某一ttJi实施方式中，前述n型 电极和前述p型欧姆电极分别还含 有氮化鶴。在某一fM实施方式中，在前述n型TO电极中，前述氮化f媳的厚度比 前述n型反应层的厚度更大。在某一 实施方式中，前述P型 电极的前述反应层与前述p型杂质 区相接。在某一tte实施方式中，前述n型,电极的前述反应层与前述n型杂质 区相接。在某一im实施方式中，在前述碳化硅半导体层的表面，以包围前述p型 欧姆电极的方式设置前述n型欧姆电极。在某一j雄实施方式中，前述p型,电极中的前述碳的浓度，在前述p 型杂质区一侧比前述p型欧姆电极的表面高。在某一优选实施方式中，前述n型 电极中的前述碳的^农度，在前述n 型杂质区一侧比前述n型,电极的表面高。在某一优选实施方式中，半导体装置还包括设置在前述碳化硅半导体层 的表面的一部分上的、以便与前述n型杂质区相接的沟道层；设置在前述沟道 层上的栅绝缘膜；和设置在前述栅绝缘膜上的栅电极。在某一优选实施方式中，半导体装置还包括在前述碳化石圭半导体层中， 掺杂p型杂质、以包围前述n型杂质区的方式设置的阱区；设置在前述阱区上 的栅绝缘膜；和设置在前述栅绝缘膜上的栅电极。在某一im实施方式中，半导体装置还包括设置在前述半导体基板的与前述碳化硅半导体层相反侧的面上的另一M电极。本专利技术的一种半导体装置的制造方法，包括制备为了使n型杂质区和p 型杂质区互相邻接而设置的碳化硅半导体层的工序(a);在前述p型杂质区上，形成包含镍层和铝层的叠层膜的工序(b);通ilX寸前述叠层膜进行热处理，在 前述p型杂本文档来自技高网...

【技术保护点】
一种半导体装置，包括：　具有碳化硅半导体层的碳化硅半导体基板；　设置在前述碳化硅半导体层中、含有ｐ型杂质的ｐ型杂质区；　与前述ｐ型杂质区电连接的ｐ型欧姆电极；　与前述ｐ型杂质区邻接地设置在前述碳化硅半导体层中、含有ｎ 型杂质的ｎ型杂质区；和　与前述ｎ型杂质区电连接的ｎ型欧姆电极；　前述ｐ型欧姆电极含有镍、铝、硅和碳的合金，前述ｎ型欧姆电极含有钛、硅和碳的合金。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：林将志，宇都宫和哉，楠本修，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]