【技术实现步骤摘要】
本专利技术涉及半导体制造，特别是涉及一种检测锗硅深沟槽缺陷的方法。
技术介绍
1、随着超大规模集成电路技术的迅速发展，器件尺寸不断缩小，而为了提高pmos器件的性能，锗硅(sige)作为pmos源漏区的应力源被引进到cmos工艺中，其通过向沟道处提供压应力，增加空穴的迁移率来提升pmos器件的工作电流。
2、随着芯片的集成度越来越高和速度越来越快，在pmos源漏区填充的sige形状已经从u型改变为σ型，类似于钻石剖面的形状。这种σ型形貌对于pmos性能有极大的影响，sigeσ形状的控制给干法刻蚀工艺带来了巨大的挑战，一方面要关注σ形状是否符合需求，这个主要通过在线量测和切片确认；另一方面要关注晶圆面内以及晶圆与晶圆之间σ形状的均匀性和稳定性，这个主要是通过在线量测和缺陷扫描技术来确认。
3、然而，在实际操作过程中，sige沟槽刻蚀之后的形貌是位于两个多晶硅之间的有源区下面，加上多晶硅的高度，其总深度达到1300埃～1500埃，沟槽底部的高低起伏(roughness)用传统的sem电子扫描显微镜很难探测到，而且，其...
【技术保护点】
1.一种检测锗硅深沟槽缺陷的方法，其特征在于，所述方法包括：
2.根据权利要求1所述的检测锗硅深沟槽缺陷的方法，其特征在于，在去除所述第二侧墙之前，所述方法还包括对所述半导体结构进行湿法清洗的步骤。
3.根据权利要求1所述的检测锗硅深沟槽缺陷的方法，其特征在于，所述硬掩膜层的材质包括氮化硅。
4.根据权利要求1所述的检测锗硅深沟槽缺陷的方法，其特征在于，所述半导体结构还形成有轻掺杂漏区。
5.根据权利要求1所述的检测锗硅深沟槽缺陷的方法，其特征在于，所述栅极结构包括栅氧化层及形成于所述栅氧化层表面的多晶硅层。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。