一种基于retimer芯片下进行升降通道方法技术

本发明专利技术提供一种基于retimer芯片下进行升降通道方法，具体包括以下流程：P1.retimer芯片确定是否支持L0p功能；基于所述P1中retimer芯片协商成功支持L0p功能，所述方法还包括以下流程：P2.retimer芯片在L0p状态下进行down‑size操作；P3.retimer芯片在L0p状态下进行up‑size操作；retimer芯片依据当前状态选择执行所述P2、P3流程，实现升降通道。该方法解决了retimer芯片在L0p状态下实现动态升通道和动态降通道功能；实现在retimer芯片下完成通道对齐操作；在L0p状态下可以在保证充分利用带宽的前提下，进行降低功耗；对于retimer芯片在动态改变链路时候不需要再进行训练操作；Retimer芯片可以诊断当前系统处于L0p状态下的异常行为。

【技术实现步骤摘要】

本专利技术属于高速接口总线电源管理，具体涉及一种基于retimer芯片下进行升降通道方法。

技术介绍

1、pcie(peripheral component interconnect express)是由intel在2001年提出的一种高性能，通用的高速串行总线标准，是现有计算机体系结构的i/o局部总线标准，通过使用高速串行的传送方式，pcie能够支持更高信号传输速率和带宽要求的外部设备。

2、pcie6.0相比之前的版本引入了l0p（low-power active state）模式。早期版本的pcie支持关闭不用的信道，但重新启用需重新配置，而pcie6.0的l0p模式则支持动态开关信道，使用户能够更灵活地实现系统的功耗管理，可根据应用场景实时调整性能与功耗的平衡。例如，在高吞吐量需求时开启所有信道，在不需要高吞吐量时关闭多余信道以节省功率，并且这种调整不需要进行phy层的训练等操作。

3、在高速数据传输的场景下，信号质量会随着传输距离和复杂度的增加而下降。retimer(重定时器)作为一种数字模拟信号混合器件，具有感知能力，能本文档来自技高网...

【技术保护点】

1.一种基于retimer芯片下进行升降通道方法，其特征在于，具体包括以下流程：

2.根据权利要求1所述的一种基于retimer芯片下进行升降通道方法，其特征在于，所述P2具体包含以下步骤：

3.根据权利要求2所述的一种基于retimer芯片下进行升降通道方法，其特征在于，所述P3具体包含以下步骤：

4.根据权利要求1至3任一项所述的一种基于retimer芯片下进行升降通道方法，其特征在于，还包括retimer芯片在L0p状态待激活通道的操作流程，具体包含以下步骤：

【技术特征摘要】

1.一种基于retimer芯片下进行升降通道方法，其特征在于，具体包括以下流程：

2.根据权利要求1所述的一种基于retimer芯片下进行升降通道方法，其特征在于，所述p2具体包含以下步骤：

3.根据权利要求2所述的一种基于ret...

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：成都电科星拓科技有限公司，
类型：发明
国别省市：