瞬态电压抑制器及其制备方法技术

本发明专利技术提供一种瞬态电压抑制器及其制备方法，该瞬态电压抑制器包括衬底、第一和二阱区、第一和二掺杂区、第三和四掺杂区及第一和二电极，其中，第一阱区位于衬底上表层；第二阱区位于衬底下表层且与第一阱区间隔预设距离；第一和二掺杂区间隔设置于第一阱区上表层；第二掺杂区位于第一阱区上表层且与第一掺杂区间隔预设距离；第三掺杂区位于第二阱区下表层；第四掺杂区位于第二阱区下表层且与第三掺杂区间隔预设距离；第一电极与第一和二掺杂区电连接；第二电极与第三和四掺杂区电连接。本发明专利技术通过将第一阱区与第二阱区分别设置与衬底的上表层和下表层，形成纵向结构，提升了器件的抗静电及抗浪涌能力，降低了器件的制作难度。

【技术实现步骤摘要】

本专利技术属于半导体集成电路制造领域，涉及一种瞬态电压抑制器及其制备方法。

技术介绍

1、瞬态电压抑制器(transient voltage suppressor，tvs)由于独特的电性能(即在受到高能量冲击时，两极之间的高阻抗转变为低阻抗，吸收浪涌功率，使器件的两端电压钳位在一个固定的电压值)而被广泛的应用到器件的保护电路中。如图1所示，为瞬态电压抑制器的剖面结构示意图，包括n型衬底01、沟槽011、氧化硅填充层012、n型阱区02、第一n型掺杂区021、第一p型掺杂区022、p型阱区03、第二n型掺杂区031、第二p型掺杂区032、层间介质层04、第一电极05及第二电极06，其通过沟槽与氧化硅填充层构成的深沟槽隔离结构使横向排列的n型阱区与p型阱区实现电性隔离，增大n型阱区与p型阱区之间的阻值。但是由于其需要制作深沟槽隔离结构，增大了器件的制作难度，且器件的响应速度较慢，导致器件的抗静电及抗浪涌能力较差。

2、因此，急需寻找一种降低器件制作难度同时提升器件抗静电和抗浪涌能力的瞬态电压抑制器。

技术实现思路本文档来自技高网...

【技术保护点】

1.一种瞬态电压抑制器，其特征在于，包括：

2.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述衬底的掺杂浓度小于所述第一阱区的掺杂浓度。

3.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第一阱区与所述第二阱区之间的所述衬底中还设有至少一第二导电类型第五掺杂区，所述第五掺杂区与所述第一阱区及所述第二阱区均间隔设置。

4.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第二阱区位于所述第一阱区的正下方。

5.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第一掺杂区位于所述第三掺杂区的正上方；所述第二掺杂区位于所述第四掺杂...

【技术特征摘要】

1.一种瞬态电压抑制器，其特征在于，包括：

2.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述衬底的掺杂浓度小于所述第一阱区的掺杂浓度。

3.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第一阱区与所述第二阱区之间的所述衬底中还设有至少一第二导电类型第五掺杂区，所述第五掺杂区与所述第一阱区及所述第二阱区均间隔设置。

4.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第二阱区位于所述第一阱区的正下方。

5.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述第一掺杂区位于所述第三掺杂区的正上方；所述第二掺杂区位于所述第四掺杂区的正上方。

6.根据权利要求1所述的瞬态电压抑制器，其特征在于：所述衬底的上表面还设有覆盖所述衬底上表面的第一层间介质层，所述第一层间介质层中设有贯穿所述第一层间介质层的第一接触孔及第二接触孔，所述第一接触孔和所述第二接触孔的底面分别显露出所述第一掺杂区及所述第二掺杂区，所述第一电...

【专利技术属性】
技术研发人员：龚罗炜，姜剑光，刘峰松，祁玉发，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：