快闪存储器的配置方法技术

本发明专利技术提供一种应用于一快闪存储器的配置方法，包含有：调整对应于该快闪存储器的一初步数据储存容量来决定出一实际数据储存容量；调整对应于该快闪存储器的一初步额外空间容量来决定出一实际额外空间容量，其中该初步数据储存容量与该初步额外空间容量的总和等于该实际数据储存容量与该实际额外空间容量的总和；以及于该快闪存储器中配置该实际数据储存容量与该实际额外空间容量，其中该实际数据储存容量是用以储存数据，以及该实际额外空间容量是用以储存一错误更正码算法在对该数据进行一错误更正码运算时所产生的运算码。

【技术实现步骤摘要】

本专利技术是关于一快闪存储器容量配置方法，尤指延长一与非门快闪存储器 (Nand flash memory)使用寿命的容量配置方法。
技术介绍
在可携式电子产品或嵌入式系统中，非挥发性的与非门快闪存储器(Nand flash memory)是目前最常使用的储存装置之一。例如，个人数字助理(PDA)、手机、 数码相机、MP3随身听和录音笔等均设置有与非门快闪存储器。然而，由于储存在 与非门快闪存储器内的数据的正确性会随着其存取次数的增加而减少，因此为了解 决数据错误的问题，在现有的与非门快闪存储器中会搭配适合的错误更正码(Error Codes Correction, ECC)配置来对出现错误的数据进行修复。举例来说，在一数据 页大小(Page size)为2K的与非门快闪存储器中，会提供额外空间(Spare area) 64 字节(Bytes)的空间来作为一特定错误更正码算法在对该数据页的数据进行一错误 更正码演算时所产生的运算码(Parity code)，而在一数据页大小为4K的与非门快 闪存储器中，会提供额外空间218字节(Bytes)的空间来作为该特定错误更正码算 法在对该数据页的数据进行该错误更正码演算时所产生的运算码。请参考图1。图l所示是一己知的(Conventional)与非门快闪存储器中每一数据页的额外空间的配置方法，其中当该特定错误更正码算法是采用一里德所罗门 (Reed-Solomon)错误更正码算法和一 BCH (-Bose， Chaudhuri and Hocquengham) 错误更正码算法。当使用一 BCH 8错误更正码算法对该与非门快闪存储器进行编码 时，其编码后所产生的运算码会占用每一数据页13字节的额外空间。当使用一里 德所罗门6(Reed-Solomon 6)错误更正码算法对该与非门快闪存储器进行编码时， 其编码后所产生的运算码会占用每一数据页15字节的额外空间。当使用一里德所 罗门8(Reed-Solomon 8)错误更正码算法对该与非门快闪存储器进行编码时，其编 码后所产生的运算码会占用每一数据页20字节的额外空间。当使用一里德所罗门 10 (Reed-Solomon IO)错误更正码算法或一 BCH 15错误更正码算法对该与非门快闪存储器进行编码时，其编码后所产生的运算码会占用每一数据页25字节的额外空间。另一方面，己知的与非门快闪存储器使用该里德所罗门错误更正码算法和该BCH错误更正码算法时，均会配置512字节的储存数据空间于每一数据页中。因此，一己知的与非门快闪存储器在使用该里德所罗门错误更正码算法和该BCH错误更正码算法时，其数据错误更正的能力就被预设的额外空间大小所限制住了。换句话说，该里德所罗门错误更正码算法和该BCH错误更正码算法无法对该已知的与非门快闪存储器提供更好的数据错误更正能力的原因是每一数据页所预设的额外空间有限，进而造成使用者极大的不便。
技术实现思路
因此，本专利技术的目的是提供一种延长一与非门快闪存储器(Nand flash memory)使用寿命的容量配置方法。依据本专利技术一方面的一种应用于一，其包含有调整对应于该快闪存储器的一初步数据储存容量来决定出一实际数据储存容量；调整对应于该快闪存储器步额外空间容量来决定出一实际额外空间容量，其中，其中该初步数据储存容量与该初步额外空间容量的总和等于该实际数据储存容量与该实际额外空间容量的总和；以及于该快闪存储器中配置该实际数据储存容量与该实际额外空间容量，其中该实际数据储存容量是用以储存数据，以及该实际额外空间容量是用以储存一错误更正码(Error Codes Correction, ECC)算法在对该数据进行一错误更正码运算时所产生的运算码(Parity Bytes)。依据本专利技术的另一方面的一种应用于一，包含有决定一实际数据储存容量与一实际额外空间容量，其中该实际额外空间容量是大于对应于一错误更正码(Error Codes Correction, ECC)算法的一预设字节；以及于该快闪存储器中配置该实际数据储存容量与该实际额外空间容量，其中该实际数据储存容量是用以储存数据，以及该实际额外空间容量是用以储存该错误更正码算法在对该数据进行一错误更正码运算时所产生的运算码(Parity Bytes)。附图说明图1是一已知的与非门快闪存储器中每一数据页的额外空间的配置方法。图2是本专利技术一种应用于一快闪存储器(Hash memory)的配置方法的一实施例流程图。图4是本专利技术一种应用于一的另一实施例流程图。具体实施例方式在说明书及后续的本申请权利要求中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及后续的权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求相当中所提及的"包含"是一开放式的用语，故应解释成"包含但不限定于"。此外，"耦接"一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其它装置或连接手段间接地电气连接至该第二装置。请同时参考图2和图3，图2所示是依据本专利技术一种应用于一快闪存储器(flash memory)的配置方法200的一实施例流程图。图3所示是本专利技术配置方法200对于该快闪存储器的配置前快闪存储器300a与配置后快闪存储器300b示意图。请注意，为了更清楚描述本专利技术的精祌所在，在本实施例中的该快闪存储器是以一与非门快闪存储器(Nand Flash Memory)作说明，然而此并不为本专利技术所限。换句话说，熟悉此项技术者应可了解，任何具有快闪存储器特性的储存装置，例如一或非门快闪存储器(Nor Flash Memory),均为本专利技术的范畴所在。倘若大体上可达到相同的结果，并不需要一定照图2所示的流程中的步骤顺序来进行，且图2所示的步骤不一定要连续进行，亦即其它步骤亦可插入其中，配置方法200包含有下列步骤步骤202:减少对应于该快闪存储器的一初步数据储存容量来决定出一实际数据储存容量；步骤204:增加对应于该快闪存储器的一初步额外空间容量来决定出一实际额外空间容量，其中该初步数据储存容量与该初步额外空间容量的总和等于该实际数据储存容量与该实际额外空间容量的总和；以及步骤206:于该快闪存储器中配置该实际数据储存容量与该实际额外空间容量，其中该实际数据储存容量是用以储存数据，以及该实际额外空间容量是用以储存一错误更正码(Error Codes Correction, ECC)算法在对该数据进行一错误更正码运算时所产生的运算码(Parity Bytes)。由于该快闪存储器与一主存储器之间数据交换的最小单位为一数据页(Page)，因此在图3中该快闪存储器是以数据页的单位来示意。在该快闪存储器未通过本专利技术的配置方法200进行容量配置之前，其每一数据页中的一储存数据空间302a和一额外空间304a的容量配置大小是依据一特定的错误更正码算法所预设的。举例来说，当利用一里德所罗门10 (Reed-Solomon IO)错误更正码算法或一 BCH15(-Bose， Chau本文档来自技高网...

【技术保护点】
一种应用于一快闪存储器的配置方法，包含有：　　　　调整对应于该快闪存储器的一初步数据储存容量来决定出一实际数据储存容量；　　　　调整对应于该快闪存储器的一初步额外空间容量来决定出一实际额外空间容量，其中该初步数据储存容量与该初步额外空间容量的总和等于该实际数据储存容量与该实际额外空间容量的总和；以及　　　　于该快闪存储器中配置该实际数据储存容量与该实际额外空间容量，其中该实际数据储存容量是用以储存数据，以及该实际额外空间容量是用以储存一错误更正码算法在对该数据进行一错误更正码运算时所产生的运算码。

【技术特征摘要】

【专利技术属性】
技术研发人员：袁国华，庄贺杰，陈肇男，
申请(专利权)人：智微科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]