扩频时钟产生器制造技术

一种扩频时钟产生器，包括调制模块以及电压控制延迟器。调制模块提供控制电压。电压控制延迟器耦接于调制模块，根据控制电压对输入时钟信号进行频率调制以提供输出时钟信号。其中输出时钟信号的调制函数为时间的周期函数。

【技术实现步骤摘要】

本专利技术涉及 一 种扩频时钟产生器(SSCG: spread-spectrum clock generator),特别是涉及一种包含电压控制延迟器(VCDL: voltage-controlled delay line)的扩频时钟产生器。
技术介绍
扩频(spread-spectrum)是对时钟频率进行调制的一种技术。未经过扩频 的一般时钟信号，频率是固定不变的。这种时钟信号的能量集中在单一频 "i普分量(tone)， 电石兹干才尤(EMI: electro-magnetic interference)4交严重。而经过 扩频的时钟信号，其能量会分散到多个频谱分量，如此可降低每一分量的 振幅，减少电磁干扰。图IA和图IB绘示两种已知的扩频方式。图IA绘 示向下扩频(downspread)方式，也就是向低频伸展，原来的时钟信号频谱标 示为102,扩频后的时钟信号频谱标示为101。图IB则绘示中心扩频(center spread)方式，也就是同时向高频和低频伸展，原来的时钟信号频谱标示为 104,扩频后的时钟信号频谱标示为103。图2绘示一个典型的时钟频率调制函数(modulation profile),这里的调 制函数是指经过扩频的时钟信号的频率对时间的变化关系。扩频有两个主 要参数。第一个是调制比例(MP: modulation percentage),也就是频率最大变 化量和原始时钟频率的比例。图2的函数属于中心扩频，扩频前的原始频 率为Fcenter,而调制比例为(Fmax — Feenter)/Fcenter或(Fcenter - Fmin)/Fcenter 。第二个 主要参数是调制频率(MF: modulation frequency),也就是调制函数的周期的 倒数，例如图2函数的调制频率为FM0D。图3绘示几种已知的时钟频率调制函数与其对应的输出频语。图3可 视为一个3x2的表格，其中第一行绘示三种已知调制函数，包括正弦波、 三角波、以及Hershey's Kiss，而第二行则绘示经过左边的调制函^:扩频之 后的时钟信号频镨。如图3所示，Hershey's Kiss为最佳调制函数，其输出 的频谱振幅最平均也最低，电磁干扰最轻微。图4是一个以锁相回路(PLL: phase-locked loop)为基础的传统扩频时钟 产生器400的电路示意图。其中分频器401、 402、相位频率检测器 (phase/frequency detector) 403、 电荷泵(charge pump) 404、以及电压4空制才展 荡器(VCO: voltage control oscillator) 405构成主要的锁相回路。电阻Rl以及 电容Cl、 C2构成的低通滤波器(low-pass filter)可平緩电荷泵404的输出， 使输出时钟信号Fout的频率变动较为稳定。节点406接收一个三角波，此 三角波控制输出时钟信号Fout的扩频。在这一类的扩频时钟产生器中，锁相回路的回路频宽(loop bandwidth) 都很低，回路滤波器必须设计得很大，因此电容C1和C2会占据很大的面 积，电容面积通常是其余电路的一到三倍。因为这两颗大电容，锁相回路 的锁定时间会拉得很长，甚至达到一般锁相回路的二十倍。如此不但提高 了整体面积和成本，效能也不佳。图5是另一个传统扩频时钟产生器500的电路示意图。扩频时钟产生 器500不采用模拟的锁相回路架构，而是采用数字的串列延迟架构。扩频 时钟产生器500包括两百级串接的延迟单元511，每个延迟单元511包括一 个锁存器(latch) 512以及一个可改变延迟时间的反相器(inverter) 513。锁存 器512的输出端Q控制反相器513的延迟时间。当锁存器512输出1时， 反相器513的延迟较长；当锁存器512输出0时，反相器513的延迟较短。 复用器(multiplexer) 521以及反相器522组成控制电路520，控制电路520 的输出为Qo。扩频时钟产生器500的两百个锁存器512串接成一个序列， 两百个反相器513串接成另一个序列。在输入时钟信号Fin的每一个周期，Qo递移为Q20G, Q2GQ递移为Ql99, Ql99递移为Ql98，依此类推，最后Q2递移为Q"最初时，Q,至Q20()皆为零，控制电路520将Qo设为1，输入时钟信号 Fin通过两百级反相器513成为输出时钟信号Fout,总共历经两百次短延迟， 此时输出时钟信号Fout的周期最短而且频率最高。在下一个周期，最右边 的锁存器512锁存Qq,使Q2。o成为1，于是输入时钟信号Fin共历经199 次短延迟以及一次长延迟，输出时钟信号Fout的周期稍微延长，频率稍微降低。再下一个周期，右边第二个锁存器512锁存Q2QQ,使Qw成为1,于是输入时钟信号Fin共历经198次短延迟以及两次长延迟，输出时钟信号 Fout的周期更加延长，频率更加降低。就这样，随着信号Q。的逻辑1逐级深入锁存器序列，输出时钟信号Fout的频率越来越低。当Q,至Q，皆为1 时，输出时钟信号Fout的频率处于最低点，此时控制电路520将Qo设为0。 接下来的每一个周期，逻辑O逐级深入锁存器序列，输入时钟信号Fin历经 的长延迟逐一被短延迟取代，使得输出时钟信号Fout的频率逐渐回升。如 此，只要控制电路520按一定的规律将信号Qo在0、 l之间切换，就能达到 扩频的功能。扩频时钟产生器500是纯数字设计，不包含电容，因此面积较小，但 是仍然有缺陷。由于工艺的差异、操作电压变化、以及温度变化等现实因 素，每一级反相器513的充放电能力很容易不对称，也就是将其输出信号 向上拉和向下拉的能力会不对称。两百级累积下来，当输入时钟信号Fin 进入高频领域，输出时钟信号Fout的占空度(duty cycle)会剧烈改变。也就 是说，输出时钟信号Fout会严重变形，甚至饱和到全部是高电压或低电压 的程度。在这情况下，扩频时钟产生器500不堪使用。
技术实现思路
本专利技术提供 一 种扩频时钟产生器，以解决传统技术的电容面积问题、 锁定时间问题、以及占空度问题。本专利技术提出 一种扩频时钟产生器，包括调制模块以及电压控制延迟器。 调制模块提供控制电压。电压控制延迟器耦接于调制模块，根据控制电压 对输入时钟信号进行频率调制以提供输出时钟信号。其中输出时钟信号的 调制函数为周期函数。在本专利技术的一实施例中，上述输出时钟信号的调制函数为正弦波、三 角波、或Hershey's Kiss。在本专利技术的 一 实施例中，上述调制模块包括时钟产生器以及波形重整 器(waveformre-shaper)。时钟产生器提供调制时钟信号。波形重整器耦接于 时钟产生器与电压控制延迟器之间，根据调制时钟信号提供电压控制延迟 器的控制电压。在本专利技术的 一 实施例中，上述调制时钟信号的频率等于输出时钟信号 的调制频率。在本专利技术的一实施例中，上述时钟产生器为分频器，用以将输入时钟 信号的频率除以一预设值，做为调制时钟信号。在本专利技术的 一 实施例中，上述时钟产生器为环式振荡器(ring oscillator)， 而且调制时钟信号为固定频率。在本专利技术的一实施例中，上述波形重整器包括电荷泵本文档来自技高网...

【技术保护点】
一种扩频时钟产生器，包括：　　一调制模块，提供一控制电压；以及　　一电压控制延迟器，耦接于该调制模块，根据该控制电压对一输入时钟信号进行频率调制以提供一输出时钟信号，其中该输出时钟信号的调制函数为周期函数。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩松融，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]