公开了一种三态内容可寻址存储器（ＣＡＭ）单元，用于在不匹配情况下提供降低或最小化的匹配线（ＭＬ）电容，和增大匹配线与尾线之间的电流。ＣＡＭ单元的速度一般与其ＭＬ电容成反比，与电流成正比。常规三态ＣＡＭ单元可具有许多匹配线晶体管，每个晶体管对匹配线电容均有影响。本发明专利技术的实施例在ＣＡＭ单元的匹配线与地线或尾线之间具有单匹配线晶体管。单匹配线晶体管响应比较电路的放电信号将匹配线连接到尾线。比较电路可分成用于驱动栅极电压电平控制节点的上拉部分和用于对栅极电压电平控制节点放电的放电部分，放电信号在栅极电压电平控制节点提供。
【技术实现步骤摘要】
本专利技术一般涉及内容可寻址存储器。更具体地说，本专利技术涉及内容可寻址存储器 的高速、低功率存储器单元的设计。
技术介绍
在诸如随机存取存储器(RAM)等常规存储器系统中，二进制数(位)存储在存储 器单元中，并由指定与存取位置相关联的线性地址的处理器存取。为确保适当的处理器控 制，存取存储器的每次操作必须声明存储器单元的地址，这是存取指令的一部分。常规存储 器系统未很好地设计用于基于内容的搜索。常规RAM中基于内容的搜索需要由微处理器控 制的基于软件的算法搜索。许多存储器存取操作需要执行搜索。为此，在常规RAM中的搜 索既不快，而且在使用处理器资源方面效率也不高。 为克服这些不当之处，已开发了一种称为内容可寻址存储器(CAM)的关联存储器 系统。CAM允许根据单元内容引用单元。由于此特性的原因，CAM最早应用于诸如高速缓冲 存储器子系统等查表实现中，并且现在快速应用于连网系统中。CAM最有价值的特性是其将 在多个位置上的搜索作为单次操作执行的能力，搜索中会比较搜索数据(也称为"搜索关 键字")与CAM内存储的数据。 一般情况下，搜索关键字载入到搜索线中，并与CAM中存储 的字进行比较。在搜索操作期间，与每个存储字相关联的匹配或不匹配信号会在匹配线上 生成，指示搜索关键字是否与存储的字匹配。 CAM在单元阵列中存储数据，这些单元一般为基于SRAM的单元或基于DRAM的单 元。直至最近以来，基于SRAM的CAM单元由于其实现更简单而一直是最常见的单元。然而， 基于SRAM的单元比基于DRAM的单元需要更多的晶体管。因此，基于SRAM的CAM具有比基 于DRAM的CAM低得多的封装密度。 图1中显示了典型的CAM方框图。CAM 10包括以行和列方式排列的CAM单元(未 显示)存储器阵列25。行中预定数量的CAM单元存储数据字。地址解码器17用于选择CAM 阵列25内的任一行，以允许数据写入或读出选定行。诸如位线、列选择器件和字线驱动器 等数据存取电路位于阵列25内，以便将数据传入和传出阵列25。在CAM阵列25旁用于每 行CAM单元的是匹配线感测电路(未显示)，这些电路在搜索操作期间用于输出结果，指示 搜索关键字与行中存储字的成功或不成功匹配。所有行的结果由优先编码器22处理，以输 出对应于匹配字位置的地址(匹配地址)。匹配地址在由匹配地址输出块19输出前存储 在匹配地址寄存器18中。数据通过数据输入/输出块11和不同的数据寄存器15写入阵 列25中。数据通过数据输出寄存器23和数据输入/输出块11从阵列25中读出。CAM的 其它组件包括控制电路块12、标志逻辑块13、不同的控制和地址寄存器16以及刷新计数器 20。正如本领域的技术人员将明白的，可结合图l选择地使用JTAG块和电压电源(voltage5supply)生成块。 图2显示典型的CAM阵列25的分层视图。CAM阵列25包括CAM单元30和匹配线 感测电路块26。 CAM阵列25的CAM单元30以行和列方式排列。行的CAM单元30连接到公 共匹配线MLi、字线WLi和地线或尾线TLi ;列的CAM单元30连接到一公共对搜索线SLjb/ SLj和一公共对位线BLj/BLjb，其中i是介于0与n之间的整数值，并且j是介于0与m之 间的整数值。在CAM阵列25旁用于每行的是匹配线感测电路块26。匹配线感测电路块26 包括连接到相应匹配线MLi和尾线TLi的一个匹配线感测电路27。 MLi和TLi均在搜索操 作期间用于输出匹配信号ML_0UT0到MLJ)UTn，指示搜索关键字与存储字的成功或不成功 匹配。 匹配线MLi和尾线TLi连接到其相应的匹配线感测电路27，并且用于一些实现的 尾线TLi可选择性或永久性接地。虽然图中未显示，但匹配线感测电路27也接收控制信号 以控制其操作，并且本领域的技术人员将理解，此类控制信号是电路正确操作所必需的。在 匹配线和尾线连接到行中的每个CAM单元时，同一行中的大部分单元不匹配将导致MLi与 TLi之间更快的电压差变化。只有少数几个CAM单元不匹配将消耗更少的电流，并导致慢得 多的电压差变化。 存在若干已知的CAM单元方案。"内容可寻址存储器核单元研究"("Content Addressable Memory Core Cells. A survey，，by Kenneth J. Schultz published in the VLSI journal of INTEGRATION 23 (1997)pp. 171-188)是一个包括了几个此类方案说明 的良好资料来源，其内容通过引用结合于本文。图3A中显示了此类现有技术方案中被 认为是最相关，但仍极为不同的方案。此方案是如2001年11月20日发布的美国专利 No. 6， 320， 777所述的典型基于三态DRAM的CAM单元30，该专利内容也通过引用结合于本 文。单元30具有比较电路，该电路包括n沟道搜索晶体管31，该晶体管在匹配线ML与尾线 TL之间和n沟道比较晶体管32串联。搜索线SLb连接到搜索晶体管31的栅极。存储电路 包括n沟道存取晶体管33，该晶体管的栅极连接到字线WL，并在位线BL与单元板电压电势 VCP之间和电容器34串联。电荷存储节点CELL1连接到比较晶体管32的栅极，以根据电容 器34中存储的电荷导通或截止晶体管32，S卩，CELL1为逻辑"1"或逻辑"0"。其余晶体管 和电容器为另一半三态数据位复制晶体管31、32、33和电容器34，并且连接到对应的线SL 和BLb，并提供用于支持三态数据存储。如表l中所示，它们一起可存储表示逻辑"1"、逻辑 "0"或"无关"的三态值。 三态值CELL1CELL2001110"无关"00 表l 在现有技术的一些匹配线感测方案中，每条匹配线最初预充电为高到满VDD电源。如果其存储字的内容与搜索关键字不匹配，即失配，则匹配线将通过晶体管31、21的沟道 放电到地，但如果存储字匹配搜索关键字则将保持在V。D电平。每个匹配线电压电平由匹配 线感测电路感测，该电路生成匹配线电压电平与参考电压电平的比较结果。感测方案的其 它变化也为人所熟知。然而，通常匹配线电压电平在发生不匹配时变化，因为它将放电到地 或V。。电平。在匹配的情况下，匹配线不放电，并且匹配线电压电平不改变。 尾线TL 一般接地。由于n沟道晶体管具有更高效率，因此，所有晶体管趋向于为 n沟道而不是p沟道。上面提到的发布的美国专利No. 6， 320， 777中详细描述了三态DRAM 单元的操作说明。 图3B显示传统的基于SRAM的三态CAM单元。两个存储器单元SRAM单元1和SRAM 单元2分别在三态CAM单元的P侧和Q侧上提供。SRAM单元1在其一个节点提供作为输出 的信号SNP，该信号在图3B中提供到晶体管M2的栅极。SRAM单元2在其一个节点提供作 为输出的信号SNQ，该信号在图3B中提供到晶体管M4的栅极。晶体管Ml和M2在ML与TL 之间串联，并用于执行与P侧上SRAM单元1相关的搜索操作。晶体管M3和M4在ML与TL 之间串联，并用于执行与Q侧上SRAM单元2相关的搜索操作。晶体管对M1、M2和M3、M4构 成两个所谓的搜索栈_每本文档来自技高网...
【技术保护点】
用于内容可寻址存储器单元并与第一和第二搜索线相连接的比较电路，包括：匹配线晶体管，用于响应所述第一和第二搜索线之间的不匹配条件以及存储在所述内容可寻址存储器单元中的数据把匹配线连接到尾线；和放电电路，用于对所述匹配线晶体管的栅极放电。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：D佩里，PB吉林哈姆，
申请(专利权)人：莫塞德技术公司，
类型：发明
国别省市：CA[加拿大]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。