三级内容寻址存储器单元制造技术

公开一种具有三比特存储的三级ＣＡＭ单元。三比特存储配置成支持可以从ＣＡＭ单元读出而不需要电荷恢复操作的三种稳定状态。三种稳定状态是指以下状态：当三比特中一个比特处于第一逻辑状态时，其余两个比特处于第二逻辑状态。这三种稳定状态可以用来对三进制ＣＡＭ中所使用的三种逻辑状态进行编码。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及数据半导体存储器，更具体地说，涉及三级内容寻址存储器(CAM)单元。
技术介绍
许多应用要求高速搜索信息。在许多网络装置中，例如交换机或路由器，数据包是根据嵌入的地址信息的内容来传输的。因此，为了获得高数据传输率，网络系统必需能够进行非常高速的搜索和比较。对此功能有用的一类电路是内容寻址存储器或CAM。应当指出，虽然以下进行的讨论是在网络系统的范围内，但有许多其它应用也要求高速的搜索和比较，因此也可从本专利技术受益。例如，超高速缓缓冲存储器的标志字段也要求高速搜索，也可利用CAM来实现。比较一下CAM和传统的存储器件例如随机存取存储器(RAM)是有用的。在某种程度上，CAM和RAM器件的工作是相反的。例如，通过向RAM提供读出指令和地址来读出RAM。RAM通过输出在规定地址中存储的数据作为响应。但在读出CAM时，向CAM提供一个数据样值，而CAM返回一个匹配信号，表明所述数据样值是否存储在CAM中，如果是，则返回CAM中含有与所述样值匹配的数据的地址。网络交换机和路由器通常采用匹配功能，其中，将数据包的一部分例如地址字段与数据表目列表进行比较。所述列表常称为数据库。附图说明图1是示范的CAM装置100的方框图，CAM装置100包括CAM阵列110，用于存储数据库；匹配检测电路120，用于检测匹配；任选的优先级编码器130，用于在适当的时候按优先级顺序选择和输出匹配地址。CAM装置还包括控制器140，用于控制CAM阵列110、匹配检测逻辑120和优先级编码器130的工作并且用于通过数据线150a、地址线150b和控制线150c使CAM装置100与其它装置连接。例如，市售CAM装置可支持对具有多达16384表目的数据库搜索136比特宽的数据样值。可以用高达每秒1亿次的搜索速率对市售CAM装置进行搜索。CAM这种以高速对较大数据库快速搜索较宽数据字的能力使它们在诸如网络路由选择和交换等应用中非常有用。有两种类型的搜索值得注意，即，准确匹配搜索和部分匹配搜索。在准确匹配搜索中，仅当数据样值和存储在CAM中的某表目逐个比特都匹配时，所述表目才算与数据样值匹配。在部分匹配搜索中，仅在字的子集比特上进行搜索。就是说，除了逻辑“0”和“1”状态外，还允许CAM表目规定第三个“随意”状态。在进行部分匹配搜索时，只要以逻辑“0”或“1”状态设置的表目中每个比特与数据样值的相应部分匹配，则表目CAM就与数据样值匹配。具有仅支持逻辑“0”和逻辑“1”状态的表目的CAM称为二进制CAM，仅能支持准确匹配搜索。具有也支持使用“随意”状态的表目的CAM称为三进制CAM，可以用于部分匹配搜索中。(当表目不含有任何“随意”状态时，这些CAM也支持准确匹配搜索。)在三进制CAM中，存储在CAM阵列110中的数据库的每个比特必需以至少两个比特来代表，以便对三个所需的逻辑状态(“0”，“1”和“随意”)进行编码。虽然可以用许多不同的技术来构建CAM阵列110，但现代CAM装置使用基于其中数据存储在触发器中的静态随机存取存储器(SRAM)的存储元件，或者使用基于其中数据以电容器上电荷的形式存储的动态随机存取存储器(DRAM)的存储元件。图2示出基于DRAM技术的CAM单元200。单元200包括晶体管202和电容器203，二者串联在位线201和地电位206之间，如图2所示。选择线连接到晶体管202的栅极。此外，单元200固有地具有寄生电容，在图2中以电容器204表示，连接在位线201和地206之间。接通晶体管202(通过线205)，迫使位线201到高或低状态，数据就可存储在单元200中。这就导致电容器203充电或放电，直到节点207的电位等于位线的电位。然后晶体管202断开(通过线205)，节点207的电位由存储在电容器203中的电荷维持。为了读出存储在单元200中的数据，将位线201预充电到高电平。这可确保寄生电容204也充电。然后接通晶体管202(通过线205)。如果电容器203存储的电荷使节点207的电位为高，则节点207和位线201的电位没有变化。电容器203的电荷电平也不改变。但如果电容器203存储的电荷使节点207的电位为低，那么，电荷就会从位线201经过晶体管202流入电容器203。这就导致位线201的电位降低而节点207处的电位增加。电容器203的电荷电平也增加。可以检测位线201中和/或节点207处的电压变化，以便确定电容器202中存储的逻辑状态。图2所示的CAM单元存储一比特数据，所以只能对两种状态进行编码。如前所述，三进制CAM需要能对三种状态进行编码的单元。图3所示的300电路类似于图2所示的200电路，但包括两个存储元件。这样使单元300可以存储两个比特，能对四种状态进行编码，其中三种就足以满足三进制CAM单元的存储要求。和动态CAM单元200、300相关联的一个问题是读出操作可能是破坏性的。例如，在单元200中，当在电容器202存储有低电荷电平的单元上进行读出操作时，来自位线201的电荷流在读出操作时改变了电容器202的电荷电平。于是，在CAM 200、300中，在每次读出操作后都需要有电荷恢复操作。每次读出后都需要进行电荷恢复操作就限制了CAM装置的速度。电荷恢复电路(未示出)还要求附加的组件，并增加了功耗。图4示出另一CAM单元400。和前述的CAM单元300比较，CAM单元400包括两个附加的晶体管402a和402b，它们分别和数据存储电容器203a和203b并联。晶体管402a的栅极连接到节点207b，而晶体管402b的栅极连接到节点207a。这两个晶体管402a和402b为电路400提供了防止破坏性读出的有限保护形式。更具体地说，仅在电容器203a和203b存储有相反的电荷(即“0”+“1”或“1”+“0”)时，CAM单元400才可无破坏地读出。这样，如果CAM单元400和仅允许在CAM单元400中存储这两种相反的电荷状态的控制电路(例如图1的控制器140)一起使用，则CAM单元400就可以用作动态二进制CAM单元，读出后不需要电荷恢复。遗憾的是，CAM单元400不适合使用三进制CAM单元，因为三进制CAM单元必需能够存储至少三种状态。所以，需要一种方法和装置，用于在每次读出操作后不需要电荷恢复的有效动态CAM单元体系结构。专利技术概述本专利技术针对一种三进制CAM单元，其存储电荷的方式类似于DRAM单元，但可以无破坏地读出。就是说，读出操作后不需要有电荷恢复操作来维持数据的完整性。三进制CAM的三种所需状态(逻辑“0”，逻辑“1”和“随意”)可以利用三比特存储进行存储。使用每个CAM单元三比特存储就允许使用包括可以无破坏地读出的三种状态的电路拓扑。附图简要说明从以下参阅附图对本专利技术的示范实施例所作的详细说明，本专利技术的上述和其它优点和特征就可一目了然，附图中图1为内容寻址存储器的方框图；图2为二进制CAM单元的电路图；图3为基于图2的二进制CAM的三进制CAM单元的电路图4为具有两比特存储的CAM单元的电路图，所述CAM单元可用作能无破坏读出的二进制CAM单元；图5为三级存储元件的电路图；图6为具有每单元三比特存储的三进制CAM的电路图；图7为利用图6所示的三进制CAM单元阵列的CAM本文档来自技高网...

【技术保护点】
一种三级内容寻址存储器单元，它包括：第一存储元件，它具有通过第一开关可控制地连接到第一位线的第一电容器；第二存储元件，它具有通过第二开关可控制地连接到第二位线的第二电容器；第三存储元件，它具有通过第三开关可控制地连接 到第三位线的第三电容器；其中，所述第一、第二和第三存储元件都连接到控制电路，所述控制电路对设定为第一逻辑状态的所述存储元件之一作出响应而将其它每个存储元件设定到第二逻辑状态。

【技术特征摘要】
US 2001-9-25 60/324,462;US 2002-7-25 10/202,0031.一种三级内容寻址存储器单元，它包括第一存储元件，它具有通过第一开关可控制地连接到第一位线的第一电容器；第二存储元件，它具有通过第二开关可控制地连接到第二位线的第二电容器；第三存储元件，它具有通过第三开关可控制地连接到第三位线的第三电容器；其中，所述第一、第二和第三存储元件都连接到控制电路，所述控制电路对设定为第一逻辑状态的所述存储元件之一作出响应而将其它每个存储元件设定到第二逻辑状态。2.如权利要求1所述的三级内容寻址存储器单元，其特征在于所述第一、第二和第三开关是晶体管。3.如权利要求1所述的三级内容寻址存储器单元，其特征在于所述控制电路还包括‘并联在地电位和所述第一电容器之间的第一对可控放电装置；并联在地电位和所述第二电容器之间的第二对可控放电装置；并联在地电位和所述第三电容器之间的第三对可控放电装置；其中，所述第一对可控放电装置配置成如果所述第二或第三电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第一电容器设定为对应于所述第二逻辑状态；所述第二对可控放电装置配置成如果所述第一或第三电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第二电容器设定为对应于所述第二逻辑状态；以及所述第三对可控放电装置配置成如果所述第一或第二电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第三电容器设定为对应于所述第二逻辑状态。4.如权利要求3所述的内容寻址存储器单元，其特征在于所述可控放电装置是晶体管，其第一源/漏端子连接到所述存储电容器之一的第一端子，而第二源/漏端子连接到地电位。5.一种三级内容寻址存储器单元，它包括第一、第二和第三位线；选择线；第一、第二和第三存取晶体管，其中所述第一、第二和第三存取晶体管中的每一个包括连接到所述选择线的栅极和连接到所述第一、第二和第三位线中相应的一个的第一端子以及连接到所述第一、第二和第三存储单元中相应的一个的第二端子；其中所述第一、第二和第三存储单元中的每一个包括连接在相应的第一、第二和第三晶体管的相应的第二端子和地电位之间的存储电容器；第一放电晶体管，其栅极连接到两个其它存储单元中第一个的第二端子，其第一源/漏端子连接到所述存储电容器，而第二源/漏端子连接到地电位；第二放电晶体管，其栅极连接到两个其它存储单元中第二个的第二端子，其第一源/漏端子连接到所述存储电容器，而第二源/漏端子连接到地电位。6.一种三级内容寻址存储器装置，它包括优先级编码器；连接到所述优先级编码器的匹配检测电路；以及内容寻址存储器阵列，它连接到所述匹配检测电路并包括多个内容寻址存储器单元，还包括第一存储元件，具有通过第一开关可控地连接到第一位线的第一电容器；第二存储元件，具有通过第二开关可控地连接到第二位线的第二电容器；第三存储元件，具有通过第三开关可控地连接到第三位线的第三电容器；其中，所述第一、第二和第三存储元件都连接到控制电路，所述控制电路对设定为第一逻辑状态的所述存储元件之一作出响应而将其它每个存储元件设定到第二逻辑状态。7.如权利要求6所述的装置，其特征在于所述第一、第二和第三开关是晶体管。8.如权利要求6所述的装置，其特征在于所述控制电路还包括并联在地电位和所述第一电容器之间的第一对可控放电装置；并联在地电位和所述第二电容器之间的第二对可控放电装置；并联在地电位和所述第三电容器之间的第三对可控放电装置；其中，所述第一对可控放电装置配置成如果所述第二或第三电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第一电容器设定为对应于所述第二逻辑状态；所述第二对可控放电装置配置成如果所述第一或第三电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第二电容器设定为对应于所述第二逻辑状态；以及所述第三对可控放电装置配置成如果所述第一或第二电容器设定为存储与所述第一逻辑状态相关联的电荷，则将所述第三电容器设定为对应于所述第二逻辑...

【专利技术属性】
技术研发人员：Z雷格夫，A雷格夫，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]