薄膜晶体管元件及其制作方法技术

本发明专利技术提供一种薄膜晶体管元件及其制作方法。薄膜晶体管元件包括一结晶半导体层与一图案化重度掺杂半导体层。图案化重度掺杂半导体层利用沉积工艺加以形成，且重度掺杂半导体层包括一第一重度掺杂半导体层与一第二重度掺杂半导体层，其中第一重度掺杂半导体层包覆结晶半导体层的第一侧表面以及与第一侧表面连接的部分上表面，第二重度掺杂半导体层包覆结晶半导体层的第二侧表面以及与第二侧表面连接的部分上表面。

【技术实现步骤摘要】

本专利技术涉及一种，尤指一种薄膜晶体管元件，其具有包覆结晶半导体层的侧表面与部分上表面的图案化重度掺杂半导体层，以及制作上述薄 膜晶体管元件的方法。
技术介绍
非晶硅(amorphous silicon)薄膜目前已广泛地被应用在平面显示装置上，作为 薄膜晶体管元件的半导体层(一般称使用非晶硅作为半导体层的薄膜晶体管元件为非晶 硅薄膜晶体管元件)。然而，过低的电子迁移率、低驱动电流以及元件可靠度不佳，造成了非 晶硅薄膜晶体管元件在应用上的限制。举例而言，非晶硅薄膜在光的照射下会产生照光衰 退效应(Staebler-Wronski effect)，而使得元件稳定性不佳而无法符合高阶液晶显示装 置的规格要求。再者，当应用在有机电激发光显示装置时，非晶硅薄膜晶体管元件在长时间 使用后会有劣化的问题，会使得通过有机发光层的电流量下降，进而影响发光的亮度。使用 多晶硅薄膜作为半导体层除了有较高的电子迁移率外，也可改善晶体管劣化的情形。 公知显示面板上的多晶硅薄膜晶体管的重掺杂漏极/源极层(亦称为欧姆接触 层)主要利用离子布植工艺加以制作，但受限于离子布植机台尺寸仅开发至小尺寸基板 (4. 5代或4代以前的基板)，目前无大尺寸基板的离子布植机台，且使用离子布植工艺与 标准非晶硅薄膜晶体管元件的工艺并不相容，而使得多晶硅薄膜晶体管元件的工艺受到限 制。
技术实现思路
本专利技术目的之一在于提供一种，以解决公知技术所 面临的难题。 本专利技术的一较佳实施例提供一种薄膜晶体管元件，包括一基板、一结晶半导体层、 一图案化重度掺杂半导体层、一源极与一漏极、一栅极绝缘层与一栅极。结晶半导体层设置 于基板上，其中结晶半导体层包括一上表面、一第一侧表面与一第二侧表面。图案化重度掺 杂半导体层设置于结晶半导体层与基板上，图案化重度掺杂半导体层包括一第一重度掺杂 半导体层与一第二重度掺杂半导体层，其中第一重度掺杂半导体层包覆结晶半导体层的第 一侧表面以及与第一侧表面连接的部分上表面，第二重度掺杂半导体层包覆结晶半导体层 的第二侧表面以及与第二侧表面连接的部分上表面。源极与漏极分别设置于第一重度掺杂 半导体层与第二重度掺杂半导体层上。栅极绝缘层设置于源极、漏极与结晶半导体层上。栅 极设置于栅极绝缘层上。 本专利技术的另一较佳实施例提供一种制作薄膜晶体管元件的方法，包括下列步骤。 首先提供一基板，并于基板上形成一结晶半导体层。随后于结晶半导体层与基板上沉积一 重度掺杂半导体层，并图案化重度掺杂半导体层以形成一第一重度掺杂半导体层与一第二 重度掺杂半导体层。接着于第一重度掺杂半导体层与第二重度掺杂半导体层上分别形成一源极与一漏极。 本专利技术的又一较佳实施例提供一种制作薄膜晶体管元件的方法，包括下列步骤。 首先提供一基板，并于基板上形成一结晶半导体层。随后于结晶半导体层与基板上沉积一 重度掺杂半导体层。接着于重度掺杂半导体层上形成一导电层。之后图案化导电层以形成 一源极与一漏极，并图案化重度掺杂半导体层以形成一第一重度掺杂半导体层与一第二重 度掺杂半导体层。 本专利技术的薄膜晶体管元件的结晶半导体层的第一侧表面与第二侧表面分别被第 一重度掺杂半导体层与第二重度掺杂半导体层所包覆，而由于重度掺杂半导体层可阻挡空 穴传导，而可避免漏电流的问题生。此外，本专利技术制作薄膜晶体管元件的方法利用沉积工艺 形成重度掺杂半导体层，而非利用离子布植工艺形成重度掺杂半导体层，因此不会工艺不 会因基板尺寸而受限制，且沉积工艺可整合于非晶硅薄膜晶体管元件的标准工艺内。附图说明 图1至图4绘示了本专利技术的一较佳实施例的制作薄膜晶体管元件的方法示意图； 图5至图8绘示了本专利技术的另一较佳实施例的制作薄膜晶体管元件的方法示意 图。其中，附图标记10基板12结晶半导体层121上表面122第一侧表面123第二侧表面14重度掺杂半导体层141第一重度掺杂半导体层142第二重度掺杂半导16导电层16S源极16D漏极18栅极绝缘层20栅极22薄膜晶体管元件30基板32结晶半导体层321上表面322第一侧表面323第二侧表面34重度掺杂半导体层36导电层36S源极36D漏极38栅极绝缘层40栅极42薄膜晶体管元件具体实施例方式为使本领域技术人员能更进一步了解本专利技术，下文特列举本专利技术的较佳实施例， 并配合所附附图，详细说明本专利技术的构成内容及所欲达成的功效。 请参考图1至图4。图1至图4绘示了本专利技术的一较佳实施例的制作薄膜晶体管 元件的方法示意图。如图1所示，首先提供一基板IO，其中基板IO可为一透明基板例如 玻璃基板，但不以此为限而可为其它各种类型的基板，例如，塑胶基板或晶圆。接着于基板 IO上形成一结晶半导体层(crystallinesemiconductor layer) 12。在形成结晶半导体层 12之前，可选择性地于基板10上形成一缓冲层(图未示)。本实施例的结晶半导体层125选用一多晶硅半导体层(polycrystalline silicon semiconductor layer)，但结晶半导 体层12的材料并不限于硅，而可为其它半导体材料，且其结晶形式亦不限于多晶，而可为 其它结晶形式，例如，微晶。在本实施例中，结晶半导体层12的制作包括下列步骤。于基 板10上形成一非晶半导体层，例如一非晶硅半导体层(amorphous siliconsemiconductor layer);进行一改质工艺，将非晶半导体层转变为结晶半导体层12(在此为多晶硅半导 体层)；以及对结晶半导体层12进行图案化，例如利用光刻与蚀刻技术。在本实施例中， 改质工艺选用一固态结晶(solid phasecrystallization， SPC)工艺，在介于约600°C至 700的t:的高温下将非晶硅转变为多晶硅。由于在此高温下，基板10无可避免地会因温 度过高而产生收縮，因此本实施例的薄膜晶体管元件为顶栅型(top-gate type)薄膜晶 体管元件，亦即在进行完高温的固态结晶工艺形成了多晶硅半导体层后，才依序制作源极/漏极与栅极，因此不会产生对位不准的问题。值得说明的是在本实施例中，改质工艺并 不限于选用固态结晶工艺，而可选用其它各式改质工艺，例如快速热工艺(rapid thermal process, RTP)、炉管(furnace)力口热工艺、准分子激光退火(excimerlaser annealing, ELA)工艺、金属诱导结晶(metal-induced crystallization, MIC)工艺、金属诱导侧向结 晶(metal-induced lateral crystallization，MI!X)工艺、循序性侧向结晶(sequential lateral solidification, SLS)工艺或连续硅结晶(conti皿ousgrain silicon, CGS)等其 它改质工艺。另外，本实施例的方法亦不限于通过改质工艺形成结晶半导体层12，例如亦 可直接于基板10上形成结晶半导体层12，并对结晶半导体层12进行图案化。在图案化之 后，结晶半导体层12包括一上表面121、一第一侧表面122与一第二侧表面123。 如图2所示，接着于结晶半导体层12与基板10上沉积一重度掺杂半导体层1本文档来自技高网...

【技术保护点】
一种薄膜晶体管元件，其特征在于，包括：一基板；一结晶半导体层，设置于该基板上，其中该结晶半导体层包括一上表面、一第一侧表面与一第二侧表面；一图案化重度掺杂半导体层，设置于该结晶半导体层与该基板上，该图案化重度掺杂半导体层包括一第一重度掺杂半导体层与一第二重度掺杂半导体层，其中该第一重度掺杂半导体层包覆该结晶半导体层的该第一侧表面以及与该第一侧表面连接的部分该上表面，该第二重度掺杂半导体层包覆该结晶半导体层的该第二侧表面以及与该第二侧表面连接的部分该上表面；以及一源极与一漏极，分别设置于该第一重度掺杂半导体层与该第二重度掺杂半导体层上；一栅极绝缘层，设置于该源极、该漏极与该结晶半导体层上；以及一栅极，设置于该栅极绝缘层上。

【技术特征摘要】

【专利技术属性】
技术研发人员：曾卿杰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]