低温减压化学气相淀积选择性外延高Ｇｅ组分ＳｉＧｅ材料制造技术

低温减压化学气相淀积（ＲＰＣＶＤ）选择性外延高Ｇｅ组分ＳｉＧｅ材料的方法属于高锗（Ｇｅ）组分半导体材料制备方法领域，其特征在于，含有：准备硅（Ｓｉ）衬底或低锗（Ｇｅ）组分ＳｉＧｅ衬底、在衬底上制备所需要的ＳｉＯ２介质层上光刻并刻蚀出所需深宽比大小的外延深孔并进行清洗、采用４５０℃－５５０℃下的低温化学气相淀积（ＲＰＣＶＤ）在外延深孔中选择性外延高Ｇｅ组分锗硅（ＳｉＧｅ）材料，用于ＭＯＳ器件制备。本发明专利技术制备出的高锗（Ｇｅ）组分锗硅（ＳｉＧｅ）材料具有表面粗糙度低、外延厚度较薄、位错缺陷密度低等优点。

【技术实现步骤摘要】

本专利技术涉及半导体材料
，特别是涉及一种采用低温减压化学气相淀积 (RPCVD)工艺结合选择性外延工艺制备高锗(Ge)组分锗硅(SiGe)材料的方法。
技术介绍
在半导体产业中，硅作为占据统治地位的半导体材料已经发展了几十年，表现出 了良好的性能。然而，随着器件特征尺寸的不断缩小使单个晶体管尺寸逐渐达到物理和技 术的双重极限，以硅作为沟道材料的CMOS器件的迁移率越来越低，已经无法满足器件性能 不断提升的要求，因此就需要引入应变工程来提高硅材料的迁移率，或者是直接采用其它 的迁移率比较高的材料来代替硅(Si)作为器件的沟道材料，其中的锗(Ge)材料由于比较 高空穴载流子迁移率而备受关注，纯Ge材料或高Ge组分的锗硅SiGe在研究中都呈现出了 远远高于现有Si材料的空穴迁移率，非常适合于应用于未来CMOS工艺中制备PM0S器件。 由于现有硅(Si)工艺及设备非常成熟，考虑成本与兼容性的要求，就需要以硅圆片做为载 体采用各种工艺方法仅在表面处制备出纯锗(Ge)或高Ge组分SiGe材料做为器件的沟道 材料层，在其中实现载流子的高迁移率输运，提高器件性能。由于锗(Ge)材料的晶格常数与硅不同，存在4. 2%晶格失配，直接在Si衬底上外 延纯Ge或高Ge组分SiGe等新材料会产生大量的位错穿通到表面形成缺陷，极大的恶化制 备出的M0S器件的性能，无法应用于半导体M0S器件的制造。因此就要开发新的工艺与技 术，在硅衬底上制备出一层低表面穿通位错密度的可应用于器件制备的高Ge组分的沟道 材料层。一种方法是在原始的Si圆片上整片全局直接外延高Ge组分材料，主要采用以下 几种工艺和方法来降低表面穿通位错密度，从而减小表面缺陷密度采用外延Ge组分渐变 的SiGe层得到高Ge组分材料的工艺；热氧化浓缩低Ge组分SiGe层提高Ge组分工艺；快 速热退火二次生长方法等。这些方法的优点是整片全局外延，便于后续工艺M0S器件的制 备，与传统工艺流程兼容，缺点是在表面粗糙度，外延层厚度，工艺复杂性与表面缺陷密度 等参数方面都有各自的缺点，且由于全局异质外延工艺本身的局限性，制备出的材料表面 穿通位错密度仍旧比较高，不适于未来纳米尺寸的CMOS器件的制备。另一种方法是采用选择性外延工艺，在Si圆片上淀积一层绝缘介质，利用光刻和 刻蚀工艺在绝缘层上形成高深宽比的刻蚀孔，孔底部露出Si材料，然后通过超高真空外延 (UHVCVD)等工艺手段外延高Ge组分的晶体材料，利用刻蚀孔中垂直的侧墙阻挡住位错的 继续延伸，使其不能延伸到表面，通过一定高度的侧墙阻挡就能滤去大部分的位错缺陷，得 到低表面缺陷密度的高Ge组分材料，在这些生长有高质量Ge材料的区域制备M0S器件，而 在其它的被绝缘介质覆盖的区域，由于高Ge材料晶体成核困难，同时通过引入HC1等气体 对Ge材料等的刻蚀作用阻挡成核，可以保证晶体生长主要发生在孔中裸露出Si衬底的区 域，在设定的区域得到所需要的材料。
技术实现思路
本专利技术把选择性外延工艺和低温减压化学气相淀积(RPCVD)工艺结合起来，可以 制备出表面粗糙度低、外延层厚度薄、缺陷密度低的高Ge组分SiGe或纯Ge材料层，可应用 于半导体器件的制备。步骤(1)选择原始硅片作为衬底或选择已外延了低Ge组分SiGe层的硅片做为衬 底，并清洗，在所述的低Ge组分SiGe材料中，Ge的组分不大于30%，用质量百分比表示。步骤(2)根据所需要的高Ge组分SiGe材料区域孔的尺寸大小及深宽比用低压化 学气相淀积(LPCVD)或等离子增强化学气相淀积(PECVD)在所述衬底上制备一层所需厚度 的Si02介质层，在所述的高Ge组分SiGe材料中，Ge的组分为50% _100%，用质量百分比 表示，所述Si02介质层的厚度在几十纳米(nm)-几个微米(um)之间选取。步骤(3)利用光刻和干法刻蚀工艺在所述的Si02介质层上沿不同的晶向定义并 刻蚀出设定尺寸的深孔，所述孔的深宽比至少大于1，并对所述孔中裸露出的单晶衬底进行 清洗。步骤(4)采用低温减压化学气相淀积(RPCVD)工艺在450°C _550°C外延温度下在 所述孔中裸露出的单晶衬底上外延出所述的高Ge组分SiGe衬底。通过以上步骤，本专利技术可以制备出位错缺陷密度低于104cm_2，表面粗糙度lnm以 下，且外延层厚度比较薄的高质量纯Ge或高Ge组分SiGe晶体材料，可应用于未来CMOS工 艺中的M0S器件的制备。附图说明图1是本专利技术低温减压化学气相淀积选择性外延高Ge组分SiGe材料的主要工艺 流程图。图2是采用低温RPCVD工艺500°C下外延出的高Ge组分SiGe层Si/SiGe界面处 的透射电子显微镜(TEM)图像。图3是采用低温RPCVD工艺500°C下外延出的高Ge组分SiGe层表面的原子力显 微镜(AFM)图像，外延层厚度400nm，表面粗糙度RMS = 0. 389nm。图4是实例一说明图。图5是实例二说明图。图6是实例三说明图。图7是实例四说明图。图8是实例五说明图。实施实例下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施 例用于说明本专利技术，但不用来限制本专利技术的范围。本专利技术低温减压化学气相淀积选择性外延高Ge组分SiGe材料的流程如附图1所 示，该方法包括以下步骤1.准备衬底。在本方法中可以采用原始硅片做为衬底，也可以先外延一层低Ge组 分SiGe层后作为衬底，对衬底进行清洗2.在衬底上制备符合要求厚度的介质层。根据所需要的用来选择性外延SiGe或4Ge的孔的尺寸大小来确定5102介质层的厚度，一般要求孔的深宽比至少在1以上。根据不 同的要求厚度可能从几十nm—几个um，根据不同的Si02介质厚度要求，可以选择不同的 制备方法，如热氧化，化学气相淀积(LPCVD或PECVD)以及溅射等。3.在介质层上制作出所需要尺寸的外延孔。利用光刻，干法刻蚀工艺在Si02介质 层上沿不同的晶向定义出所需尺寸的高深宽比的外延孔，在孔中裸露出衬底，并进行清洗。4.在孔中选择性外延所需的材料层。采用低温减压化学气相淀积(RPCVD)外延温 度450°C -550°C在外延孔中进行选择性外延，在孔中裸露出的衬底上外延出高质量的高Ge 组分SiGe层或纯Ge层。本专利技术通过以上步骤，可以得到位错缺陷密度低于104cm_2，表面粗糙度lnm以下， 且外延层厚度比较薄的高质量纯Ge或高Ge组分SiGe晶体材料，可应用于未来CMOS工艺 中的M0S器件的制备。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人 员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰 也应视为本专利技术的保护范围。我们通过对对低温减压化学气相淀积(RPCVD)制备高Ge组分SiGe单晶薄膜的 研究，发现当外延温度在450°C -550°C之间时，以GeH4和SiH4气体外延生长的气体源外延 SiGe薄膜，由失配引起的位错绝大部分都产生在Si/SiGe界面处很薄的区域内，且呈60度 在SiGe中斜向上往表面处延伸，观察到的垂直向上延伸的位错数量非常少(如附图2所 示)，结合选择性外延工艺利用侧墙阻挡住晶格失配产生的斜位错继续向上延伸到表面的 特点，本文档来自技高网...

【技术保护点】
低温减压化学气相淀积选择性外延高Ｇｅ组分ＳｉＧｅ材料，其特征在于，依次包括以下步骤：步骤（１）选择原始硅片作为衬底或选择已外延了低Ｇｅ组分ＳｉＧｅ层的硅片做为衬底，并清洗，在所述的低Ｇｅ组分ＳｉＧｅ材料中，Ｇｅ的组分不大于３０％，用质量百分比表示。步骤（２）根据所需要的高Ｇｅ组分ＳｉＧｅ材料区域孔的尺寸大小及深宽比用低压化学气相淀积（ＬＰＣＶＤ）或等离子增强化学气相淀积（ＰＥＣＶＤ）在所述衬底上制备一层所需厚度的ＳｉＯ↓［２］介质层，在所述的高Ｇｅ组分ＳｉＧｅ材料中，Ｇｅ的组分为５０％－１００％，用质量百分比表示，所述ＳｉＯ↓［２］介质层的厚度在几十纳米（ｎｍ）－几个微米（ｕｍ）之间选取。步骤（３）利用光刻和干法刻蚀工艺在所述的ＳｉＯ↓［２］介质层上沿不同的晶向定义并刻蚀出设定尺寸的深孔，所述孔的深宽比至少大于１，并对所述孔中裸露出的单晶衬底进行清洗。步骤（４）采用低温减压化学气相淀积（ＲＰＣＶＤ）工艺在４５０℃－５５０℃外延温度下在所述孔中裸露出的单晶衬底上外延出所述的高Ｇｅ组分ＳｉＧｅ衬底。

【技术特征摘要】
低温减压化学气相淀积选择性外延高Ge组分SiGe材料，其特征在于，依次包括以下步骤步骤(1)选择原始硅片作为衬底或选择已外延了低Ge组分SiGe层的硅片做为衬底，并清洗，在所述的低Ge组分SiGe材料中，Ge的组分不大于30％，用质量百分比表示。步骤(2)根据所需要的高Ge组分SiGe材料区域孔的尺寸大小及深宽比用低压化学气相淀积(LPCVD)或等离子增强化学气相淀积(PECVD)在所述衬底上制备一层所需厚度的SiO2介质层，在所述的高Ge组分SiGe材料中，Ge的组分为50％-100％，用质量百分比表示，所述SiO2介质层的厚度在几十纳米(...

【专利技术属性】
技术研发人员：王敬，许军，郭磊，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]