【技术实现步骤摘要】
本专利技术是有关于一种半导体元件及其制造方法,且特别是有关于一种。
技术介绍
在半导体产业中,集成电路(integrated circuits, IC)的生产主要可分为三个阶 段集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。 在集成电路的制作中,芯片(chip)是经由晶片(wafer)制作、形成集成电路以及 切割晶片(wafer sawing)等步骤而完成。晶片具有一有源面(activesurface),其泛指晶 片的具有有源元件(active element)的表面。当晶片内部的集成电路完成之后,晶片的有 源面更配置有多个焊垫(bonding pad),以使最终由晶片切割所形成的芯片可经由这些焊 垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)、一封装基 板(package substrate)或由一导线架及一封装基板共同组成。芯片可以透过打线接合 (wire bonding)或倒装焊(flip chip bonding)的方式连接至承载器上,使得 ...
【技术保护点】
一种芯片封装结构,包括:一线路基板;一芯片,配置于该线路基板上;一B阶粘着层,配置于该线路基板上;一导线架,配置于该线路基板上,其中该导线架包括多条引脚,而该些引脚的部分区域埋入于该B阶粘着层内,且各该引脚的一末端是暴露于该B阶粘着层外;多条第一焊线,电性连接于该芯片与该线路基板之间;多条第二焊线,电性连接于该芯片与该些引脚的末端之间;以及多条第三焊线,电性连接于该些引脚的末端与该线路基板之间。
【技术特征摘要】
一种芯片封装结构,包括一线路基板;一芯片,配置于该线路基板上;一B阶粘着层,配置于该线路基板上;一导线架,配置于该线路基板上,其中该导线架包括多条引脚,而该些引脚的部分区域埋入于该B阶粘着层内,且各该引脚的一末端是暴露于该B阶粘着层外;多条第一焊线,电性连接于该芯片与该线路基板之间;多条第二焊线,电性连接于该芯片与该些引脚的末端之间;以及多条第三焊线,电性连接于该些引脚的末端与该线路基板之间。2. 如权利要求1所述的芯片封装结构,其特征在于,该B阶粘着层具有一连续的环状图 案,具有该连续的环状图案的该B阶粘着层环绕该芯片,并将该些引脚的部分区域包覆。3. 如权利要求1所述的芯片封装结构,其特征在于,该B阶粘着层具有多个非连续的块 状图案,具各该块状图案的该B阶粘着层分别将其中一个引脚的部分区域包覆。4. 如权利要求1所述的芯片封装结构,其特征在于,该导线架为一无芯片座的导线架。5. 如权利要求1所述的芯片封装结构,其特征在于,更包括一封装胶体,配置于该线路 基板上,其中该封装胶体包覆该芯片、该B阶粘着层、该导线架、...
【专利技术属性】
技术研发人员:周世文,
申请(专利权)人:南茂科技股份有限公司,百慕达南茂科技股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。