并行无数据辅助时钟恢复方法及其系统技术方案

本发明专利技术涉及一种并行无数据辅助时钟恢复方法及其系统，该方法包括步骤：将接收到的数据存储到ＲＡＭ或ＦＩＦＯ中；在数据存储到ＲＡＭ的同时，执行并行循环Ｇａｒｄｎｅｒ算法，从所述ＲＡＭ中读取数据，进行时钟恢复；执行并行Ｇａｒｄｎｅｒ算法，从所述ＦＩＦＯ中读取数据，进行时钟恢复；输出最终时钟恢复数据。本发明专利技术的方法及其系统适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快速完成时钟恢复，可克服现有技术的不足。

【技术实现步骤摘要】

本专利技术涉及数字信息传输
，尤其涉及一种并行无数据辅助时钟恢复方法及其系统。
技术介绍
随着科学技术的发展，无线通信的传输速率也越来越高。例如，随着遥感卫星传感 器分辨率的提高，图像数据量越来越大，下一代卫星的最高传输速率将达到1Gbps以上。综 合考虑成本及功耗等因素，采用并行处理算法以提高数据的处理能力已经成为常用的技术 手段。Gardner算法是在BPSK/QPSK调制方式下常用的无数据辅助时钟恢复算法，在QPSK 调制方式下该算法对载波频偏不敏感，使得载波恢复可以位于时钟恢复之后，在速率较低 的符号速率下进行，因而得到了广泛的应用。Gardner算法的原理框图如图l所示，其具体 步骤为 } (2)这里4r+r+4r)与z(r+4r)为最佳采样点，z(r+772+^r)为零点，^为时钟误差。步骤5 :环路滤波，环路滤波器原理图如图2所示，其转移函数为 ,L+7^r (3)这里gp， gi为常数，输出为w(mn)。 步骤6:计算内插控制参数 u n+1 = [ u n+w (mn) ] modi (5) 这里Lx」表示对x作下取整运算； 传统的Gardner算法是针对连续通信模式单路串行数据提出的，由于受到器件及 成本等因素的限制，很难满足高速大数据量的处理要求。此外，传统Gardner算法需要较长 的保护间隔，无法保证在突发通信系统中有效接收数据开始之前收敛。
技术实现思路
本专利技术的目的是提供一种并行无数据辅助时钟恢复方法及其系统，该方法及系统 适用于无线突发通信系统中，能够满足高速大数据量的处理要求，并在突发通信模式下快 速完成时钟恢复，可克服现有技术的不足。 为实现上述目的，本专利技术采用如下技术方案。本专利技术提供了一种并行无数据辅助时钟恢复方法，该方法包括步骤 SI.将接收到的数据存储到RAM或FIFO中； S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数 据，进行时钟恢复； S3.执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复； S4.输出最终时钟恢复数据。 其中，在步骤SI中，将前NK个符号数据存储到所述RAM中，从第NK+1个符号数据开 始，将剩余符号数据存储到所述FIFO中。 其中，所述并行Gardner算法环路滤波器及内插参数的初始值由所述并行循环 Gardner算法设定。 其中，步骤S2进一步包括S21.初始化并行循环Gardner算法的各参数，设定读 取次数；S22.从所述RAM中读取数据；S23.内插输入控制；S24.插值运算；S25.内插输出 控制及丢点处理；S26.m倍抽取，输出只包含零点及最佳采样点的数据；S27.计算时钟误 差；S28.环路滤波；S29.内插控制；S210.若达到设定的读取次数，结束时钟恢复，否则，返 回步骤S22。 其中，所述设定的读取次数为奇数。 其中，在步骤S22中，从所述RAM中正反相间读取数据，每次读取NP个符号数据作 为一个数据组输出，同时标识发生正反转换的数据组，并记录正向或反向最后一个数据在 所述标识的数据组中的位置。 其中，在步骤S23中，内插输入控制的方法为接收从所述RAM中读取的数据，更新数据缓存区，然后输出NP路数据，每路数据包括N工个符号，N工为参与插值运算的数据数。 其中，在步骤S24中，进行NP路并行插值运算，输出NP个插值后数据。 其中，在步骤S25中，内插输出控制的方法为将Np个插值后的有效数据写入执行内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于NP，则并行输出NP个数据，否则不输出数据，所述丢点处理在正反转换处完成。 其中，在步骤S27中，采用并行算法同时计算多路误差，输出多路误差的和。 其中，在步骤S29中，根据上一个数据组插值后数据是否跳点、以及本数据组是否发生正反转换来计算内插控制参数，并标识每一路插值计算数据是否有效。 其中，步骤S3进一步包括步骤S31.初始化并行Gardner算法的各参数；S32.从所述FIFO中读取数据；S33.内插输入控制；S34.插值运算；S35.内插输出控制；S36. m倍抽取，输出只包含零点及最佳采样点的数据；S37.计算时钟误差；S38.环路滤波；S39.内插控制；S310.若FIF0为空，则时钟恢复结束，否则，返回步骤S32。 其中，在步骤S32中，从所述FIFO中按顺序读取数据，每次读取NP个符号数据作为一个数据组输出，直至所述FIFO为空。 其中，在步骤S33中，内插输入控制的方法为接收从所述FIFO中读取的数据，更 新数据缓存区，然后输出Np路数据，每路数据包括N工个符号，N工为参与插值运算的数据数。 其中，在步骤S34中，进行NP路并行插值运算，输出NP个插值后数据。 其中，在步骤S35中，内插输出控制的方法为将所述Np个插值后有效数据写入执 行内插输出控制的单元的FIFO中，若所述执行内插输出控制的单元的FIFO中写入的有效 数据长度大于等于NP，则并行输出NP个数据，否则不输出数据。 其中，在步骤S37中，采用并行算法同时计算多路误差，输出多路误差的和。 其中，在步骤S39中，根据上一个数据组插值后数据是否跳点计算内插控制参数， 并标识每一路插值计算数据是否为有效。 本专利技术还提供了一种并行数据辅助时钟恢复系统，该系统包括记录控制模块，用 于将接收到的数据存储到RAM或FIFO中；并行循环Gardner算法模块，用于在数据存储 到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；并行 Gardner算法模块，用于执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复； 输出控制模块，用于输出最终时钟恢复数据。 本专利技术在传统Gardner算法理论基础之上，采用并行处理技术，提高了处理速度， 可满足高速大数据量的处理要求；此外，采用了修正后的并行循环Gardner算法，进而保证 在突发通信模式下可快速完成时钟恢复。附图说明 图1为传统Gardner算法原理框图； 图2为传统Gardner及本专利技术中的环路滤波器原理图； 图3为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法及其系统原理 框图； 图4为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法流程图； 图5为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法中并行循环Gardner算法原理框图； 图6为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法中并行循环 Gardner算法流程图； 图7为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法中并行循环 Gardner算法丢点处理示意图； 图8为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法中并行Gardner 算法原理框图； 图9为依照本专利技术一种实施方式的并行无数据辅助时钟恢复方法中并行Gardner 算法流程图。具体实施例方式本专利技术提出的并行无数据辅助时钟恢复方法及其系统，结合附图和实施例说明如 下。6 如图3所示为本专利技术提供的一种基于并行数据辅助时钟恢复方法及其系统原理 框图。由于高速突发通信的数据量大，无法将数据全部存储，因此存储过程分为两步记录 控制模块100先将本文档来自技高网...

【技术保护点】
一种并行无数据辅助时钟恢复方法，该方法包括步骤：Ｓ１．将接收到的数据存储到ＲＡＭ或ＦＩＦＯ中；Ｓ２．在数据存储到ＲＡＭ的同时，执行并行循环Ｇａｒｄｎｅｒ算法，从所述ＲＡＭ中读取数据，进行时钟恢复；Ｓ３．执行并行Ｇａｒｄｎｅｒ算法，从所述ＦＩＦＯ中读取数据，进行时钟恢复；Ｓ４．输出最终时钟恢复数据。

【技术特征摘要】
一种并行无数据辅助时钟恢复方法，该方法包括步骤S1.将接收到的数据存储到RAM或FIFO中；S2.在数据存储到RAM的同时，执行并行循环Gardner算法，从所述RAM中读取数据，进行时钟恢复；S3.执行并行Gardner算法，从所述FIFO中读取数据，进行时钟恢复；S4.输出最终时钟恢复数据。2. 如权利要求1所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S1中，将 前NK个符号数据存储到所述RAM中，从第NK+1个符号数据开始，将剩余符号数据存储到所述 FIFO中。3. 如权利要求2所述的并行无数据辅助时钟恢复方法，其特征在于，所述并行Gardner 算法环路滤波器及内插参数的初始值由所述并行循环Gardner算法设定。4. 如权利要求3所述的并行无数据辅助时钟恢复方法，其特征在于，步骤S2进一步包括521. 初始化并行循环Gardner算法的各参数，设定读取次数；522. 从所述RAM中读取数据；523. 内插输入控制；524. 插值运算；525. 内插输出控制及丢点处理；526. m倍抽取，输出只包含零点及最佳采样点的数据；527. 计算时钟误差；528. 环路滤波；529. 内插控制；S210.若达到设定的读取次数，结束时钟恢复，否则，返回步骤S22。5. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，所述设定的读取 次数为奇数。6. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S22中，从 所述RAM中正反相间读取数据，每次读取NP个符号数据作为一个数据组输出，同时标识发 生正反转换的数据组，并记录正向或反向最后一个数据在所述标识的数据组中的位置。7. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S23中，内 插输入控制的方法为接收从所述RAM中读取的数据，更新数据缓存区，然后输出NP路数 据，每路数据包括N工个符号，N工为参与插值运算的数据数。8. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S24中，进 行Np路并行插值运算，输出Np个插值后数据。9. 如权利要求8所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S25中，内 插输出控制的方法为将Np个插值后的有效数据写入执行内插输出控制的单元的FIFO中， 若所述执行内插输出控制的单元的FIFO中写入的有效数据长度大于等于Np，则并行输出Np 个数据，否则不输出数据，所述丢点处理在正反转换处完成。10. 如权利要求4所述的并行无数据辅助时钟恢复方法，其特征在于，在步骤S27中，采 用并行算法同时计...

【专利技术属性】
技术研发人员：张彧，万晓峰，杨再初，张国敬，邱松，杨知行，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]