高压电容结构及其制造方法技术

一种高压电容结构及其制造方法。高压电容结构包括双重扩散漏极结构层、氧化层及多晶硅层。双重扩散漏极结构层用以作为一高压电容的下电极板。氧化层是形成于双重扩散漏极结构层上，且氧化层完全重叠于双重扩散漏极结构层上。多晶硅层是形成于氧化层上，用以作为高压电容的上电极板。

【技术实现步骤摘要】

本专利技术有关于一种高压电容结构，且特别是有关于一种减少电路布局面积 的。
技术介绍
一般液晶显示器驱动集成电路中的电容需要使用能承受高电压的高压电 容。常见高压电容的作法有多晶硅-绝缘层-多晶硅(polysilicon _ insulator - polysilicon， PIP)电容、金属-绝缘层-金属 (Metal-insulator - Metal， MIM)电容及金属氧化物半导体 (Metal-Oxide-Semiconductor, M0S) 电容。PIP电容及MIM电容均需于半导体制造中增加额外掩膜与制造步骤。其中， PIP电容制造为前段制造，会影响元件特性调校，不易搭配于较先进制造(如 0. 18um以下)。而MIM电容使用等离子体辅助式化学气相沉积(Plasma-Enhanced Chemical Vapor D印osition， PECVD)薄膜，电容特性上也不如PIP电容及M0S 电o当使用高压元件的M0S电容时，虽然节省掩膜与制造步骤，且电容特性最 佳。但当各相邻M0S电容须独立操作时， 一般需以阱区(Well)做隔绝，因此 作为隔绝的阱区必须能承受高电压。所以MOS电容的电路布局(Layout)所占 用的面积明显比PIP电容或MIM电容撑大许多。
技术实现思路
本专利技术是有关于一种，此高压电容结构不仅不 需增加额外的掩膜及制造步骤，且还能减少电路布局面积。根据本专利技术，提出一种高压电容结构的制造方法。高压电容结构的制造方 法包括如下步骤首先，形成双重扩散漏极(Double Diffused Drain ， DDD)结构层作为高压电容的下电极板。接着，形成氧化层于双重扩散漏极结构层上， 且氧化层完全重叠于双重扩散漏极结构层上。然后，形成多晶硅层于氧化层上， 作为高压电容的上电极板。根据本专利技术，提出一种高压电容结构。高压电容结构包括双重扩散漏极结 构层、氧化层及多晶硅层。双重扩散漏极结构层用以作为一高压电容的下电极 板。氧化层是形成于双重扩散漏极结构层上，且氧化层完全重叠于双重扩散漏 极结构层上。多晶硅层是形成于氧化层上，用以作为高压电容的上电极板。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并配合所 附图式，作详细说明如下。附图说明图1是一种高压M0S电容结构的局部示意图。图2是高压M0S电容结构1的俯视图。图3是一种高压电容结构的局部示意图。图4是高压电容结构3的俯视图。图5是一种高压电容结构的制造方法的流程图。主要元件符号说明 1:高压MOS电容结构 3:高压电容结构 10:高压电容110、310:基板120、320:阱区130、140:双重扩散漏极结构150、350:氧化层160、360:多晶硅层170、370:隔离元件180:阱区190、390:有源区域330:双重扩散漏极结构层a、 b、 c、 dl、 el、 d2、 e2:间距具体实施例方式请参照图l，其绘示是一种高压MOS电容结构的局部示意图。高压M0S电 容结构1分别于接点T1及接点B1之间、接点T2及接点B2之间、接点T3及 接点B3之间形成多个高压MOS电容10。基板110上是先形成阱区120(Wel1)， 再于阱区120上分别形成两个双重扩散漏极(Double Diffused Drain , DDD)结 构130及140分别作为漏极(Drain)及源极(Source)，且漏极及源极彼此电 性连接。接着，再形成氧化层150于阱区120、部份漏极及部份源极上。最后， 于氧化层150覆盖多晶硅层160作为栅极(Gate)。两相邻高压MOS电容10之间是以隔离元件170及阱区180隔离，而隔离 元件170例如为浅沟绝缘层(Shallow Trench Isolation, STI)或场氧化层 (Field Oxide, FOX)。由于高压MOS电容10必须承受高电压，因此阱区120 与相邻阱区120的间距c需要维持较大的长度。请参照图2，其绘示是为高压M0S电容结构1的俯视图。各高压MOS电容 10分别具有一有源区域190 (Active)或称为扩散区域(Diffusion)。有源区域 190至与多晶硅层160之间相距间距a，而有源区域190与阱区120的间相距 间距b。此外，两相邻阱区120之间相距间距b，而两相邻有源区域190之间 相距间距dl。两相邻多晶硅层160之间则相距间距el。请参照图3，其绘示是为一种高压电容结构的局部示意图。高压电容结构 3例如是用于液晶显示器驱动集成电路中的高压元件。高压电容结构3包括基 板310、阱区320、双重扩散漏极(Double Diffused Drain ,DDD)结构层330、 氧化层350、多晶硅层360及隔离元件370。基板310上是形成阱区320，而阱 区320上是形成双重扩散漏极结构层330作为一高压电容的下电极板。双重扩散漏极结构层330上是形成用以储存电荷的氧化层350，且氧化层 350完全重叠于双重扩散漏极结构层330上。氧化层350上是形成多晶硅层360， 多晶硅层360用以作为高压电容的上电极板。两相邻双重扩散漏极结构层330 之间是形成一隔离元件370，而隔离元件370例如为浅沟绝缘层(ShallowTrench Isolation, STI)或场氧化层(Field Oxide, FOX)。各个相互重叠的双重扩散漏极结构层330、氧化层350及多晶硅层360是 成一个高压电容30。举例来说，接点T1及接点B1之间即形成一个高压电容 30、接点T2及接点B2之间即形成另一个高压电容30、接点T3及接点B3之间 再形成另一个高压电容30，且各个高压电容30是可独立地被操作。由于原先半导体制造中即需形成两个双重扩散漏极(Double Diffused Drain ， DDD)结构作为漏极(Drain)及源极(Source)，因此，高压电容结构3 不需增加额外的掩膜及制造步骤。此外，于高压电容结构3中两相邻多晶硅层 360的间距远小于高压M0S电容结构1中的间距el，后续将对此进一步说明。请参照图4，其绘示是为高压电容结构3的俯视图。各高压电容30分别具 有一有源区域(Active)或称为扩散区域(Diffusion)。有源区域390至与多晶 硅层360之间相距间距a，而两相邻有源区域390之间相距间距d2，且两相邻 多晶硅层360之间则相距间距e2。前述的间距el等于两倍间距a、两倍间距b及间距c的总和，而间距e2 等于两倍间距a及间距d2的总和。由于高压MOS电容结构1中的间距b及间 距c分别大于高压电容结构3中的间距d2，因此间距e2远小于间距el。由此 可知，高压电容结构3的电路布局(Layout)面积将远小于高压MOS电容结构1。 所以，相较于高压MOS电容结构1，高压电容结构3更适合用于高接脚数的驱 动集成电路。请参照图5，其绘示是为一种高压电容结构的制造方法的流程图。高压电 容结构的制造方法可用于制造前述的高压电容结构3，且制造方法包括如下步 骤首先如步骤510所示，提供基板310。接着如步骤520所示，形成阱区320。 跟着如步骤530所示，形成双重扩散漏极结构层330作为高压电容的下电极板。 然后如步骤540所示，形成本文档来自技高网...

【技术保护点】
一种高压电容结构的制造方法，其特征在于，包括：　形成一双重扩散漏极结构层作为一高压电容的下电极板；　形成一氧化层于所述双重扩散漏极结构层上，且所述氧化层完全重叠于所述双重扩散漏极结构层上；以及　形成一多晶硅层于所述氧化层上，作为所述高压电容的上电极板。

【技术特征摘要】
1. 一种高压电容结构的制造方法，其特征在于，包括形成一双重扩散漏极结构层作为一高压电容的下电极板；形成一氧化层于所述双重扩散漏极结构层上，且所述氧化层完全重叠于所述双重扩散漏极结构层上；以及形成一多晶硅层于所述氧化层上，作为所述高压电容的上电极板。2. 如权利要求l所述的制造方法，其特征在于，更包括 提供一基板；以及在所述基板上形成一第一阱区，以供形成所述双重扩散漏极结构层。3. 如权利要求2所述的制造方法，其特征在于，还包括 在所述第一阱区上形成另一双重扩散漏极结构层作为另一高压电容的下电极板；形成另一氧化层于所述另一双重扩散漏极结构层上，且所述另一氧化层 完全重叠于所述另一双重扩散漏极结构层上；以及形成另一多晶硅层于所述另一氧化层上，作为所述高压电容的上电极板。4. 如权利要求3所述的制造方法，其特征在于，还包括 形成一隔离元件于所述双重扩散漏极结构层与所述另一双重扩散漏极结构层之间。5. 如权利要求4所述的制造方法，其特征在于，所述隔离元件为浅沟绝 缘层。6. 如权利要求4所述的制造方法，其特征在于，所述隔离元件为场氧化层。7. 如权利要求l所述的制造方法，其特征在于，所述高压电容是用于液 晶显示器驱动集成电路。8. —种高压电容结构，其特征在于，包括 一双重扩散漏极结构层...

【专利技术属性】
技术研发人员：林瑞昌，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]