环绕式垂直沟道3D NAND存储器及其测试方法技术

本发明专利技术提供一种环绕式垂直沟道3D NAND存储器及其测试方法，包括填充层、金属层、沟道、源极、漏极、选择管、多个控制栅、隧穿层、电荷俘获层和阻挡层；填充层、金属层、沟道、隧穿层、电荷俘获层、阻挡层和控制栅从内到外绕垂直轴依次布设；多个控制栅呈层叠结构，相邻两个控制栅之间存在间距；选择管包括上选择管和下选择管，分别位于层叠结构的两端，与隧穿层接触；源极和漏极分别位于垂直轴两端，源极与填充层、金属层、沟道接触，漏极与金属层、沟道接触。本发明专利技术可以提高3D NAND Flash的擦除速度，同时能使保持每个存储单元擦除的一致性，且同样适用于高层器件，不大幅度修改制造工艺或器件布局。

【技术实现步骤摘要】

本专利技术涉及半导体，尤其涉及一种环绕式垂直沟道3d nand存储器及其测试方法。

技术介绍

1、在3d nand flash存储器中对字线数量进行堆叠以获得更好的存储密度，但随着闪存单元堆叠数量的增加，在擦除过程中通过底部源极施加电压来辅助擦除时，由于填充层和多晶硅沟道的低电导率，电压沿沟道方向逐渐降低，如图1所示。导致每个存储单元对应的隧穿层电场强度不一致，其电场强度分布如图2所示，部分存储单元的电场强度更小，擦除速度更低，擦除的一致性受到较大影响。

2、在3d nand flash存储器中，为了提高擦除速度，解决不同存储单元擦除的不一致情况，现有几种常用的方法。第一种方法是栅极介电工程。涉及到优化栅极附近绝缘材料的性质，以改善器件的开关特性和存储性能。例如，隧穿层的带隙工程已经应用于量产。带隙工程是一种通过精确控制半导体材料中带隙(能带间隙)的大小和形状来优化材料性能的技术。然而，即使应用了al2o3等高k材料，由于栅极泄漏电流的不可控，栅极介电工程难以进一步提高擦除速度。

3、第二种方法是使用新的擦除配置，如热擦除。热擦除的本文档来自技高网...

【技术保护点】

1.一种环绕式垂直沟道3D NAND存储器，其特征在于，包括填充层、金属层、沟道、源极、漏极、选择管、多个控制栅、隧穿层、电荷俘获层和阻挡层；

2.根据权利要求1所述的环绕式垂直沟道3D NAND存储器，其特征在于，所述金属层使用的材料为W。

3.根据权利要求1所述的环绕式垂直沟道3D NAND存储器，其特征在于，所述控制栅和所述选择管的栅极使用的材料均为W。

4.根据权利要求1所述的环绕式垂直沟道3D NAND存储器，其特征在于，所述填充层使用的材料为SiO2，所述沟道使用的材料为掺杂浓度小于第一预设阈值的Si，所述源极和所述漏极使用的材料为掺杂浓度...

【技术特征摘要】

1.一种环绕式垂直沟道3d nand存储器，其特征在于，包括填充层、金属层、沟道、源极、漏极、选择管、多个控制栅、隧穿层、电荷俘获层和阻挡层；

2.根据权利要求1所述的环绕式垂直沟道3d nand存储器，其特征在于，所述金属层使用的材料为w。

3.根据权利要求1所述的环绕式垂直沟道3d nand存储器，其特征在于，所述控制栅和所述选择管的栅极使用的材料均为w。

4.根据权利要求1所述的环绕式垂直沟道3d nand存储器，其特征在于，所述填充层使用的材料为sio2，所述沟道使用的材料为掺杂浓度小于第一预设阈值的si，所述源极和所述漏极使用的材料为掺杂浓度大于第二预设阈值的si，所述第一预设阈值小于所述第二预设阈值。

5.根据权利要求4所述的环绕式垂直沟道3d nand存储器，其特征在于，所述沟道的掺杂浓度为1012cm-3，所述源极和所述漏极的掺杂浓度为1020cm-3。

6.根据权利要求1...

【专利技术属性】
技术研发人员：马国坤，吕琳，刘志成，吴瑞，万厚钊，饶毅恒，韩伟，王浩，
申请(专利权)人：湖北大学，
类型：发明
国别省市：