数据传输方法和高速数据传输接口装置制造方法及图纸

本发明专利技术公开了数据传输方法和高速数据传输接口装置。本发明专利技术实施例中，通过将带内传输的与同步信号对齐的数据写入缓存区；当通过带外传输收到所述同步信号时，延迟预置的时长后，将所述缓存区内的数据输出，所述预置的时长大于所述数据的传输时延，使得高速传输接口的传输的时延固定，相对于现有技术，无需精确测量时延高速接口的时延，同时有利于高速接口内的器件替换。

【技术实现步骤摘要】

本专利技术涉及通信
，具体涉及数据传输方法和高速数据传输接口装置。
技术介绍
目前的高速接口，如串并转换接口 (Serialize and Deserialize, SerDes)，在互 联结构中广泛应用。由于高速接口内含多级先进先出(First In First Out，FIFO)缓存，导 致高速接口的延时普遍不确定。这对于某些需要严格定时准确的系统是一个很大的问题。 为了精确获知高速接口的传输延迟，现有技术中采取一种是基于静态的测量高速 接口延时处理方案。但测量时，由于高速接口内存在FIFO,有一定的延时不确定性，因而接 口的每一种对接场景，均需要进行测量，计算量大，并且存在一定的误差。 在对现有技术的研究和实践过程中，本专利技术的专利技术人发现，现有技术基于测量的 高速接口传输延迟获知方式，不但计算量大、存在误差，针对每一种接口对接场景，均需要 进行测量，并且不利于高速接口内器件的更换， 一旦更换器件，则需要重新测试延迟。
技术实现思路
本专利技术实施例提供数据传输方法和高速数据传输接口装置，可以精确高速接口的延迟，并有利于高速接口内的器件替换。 本专利技术实施例提供的一种数据传输方法，包括 将带内传输的与同步信号对齐的数据写入缓存区； 当通过带外传输收到所述同步信号时，延迟预置的时长后，将所述缓存区内的数据输出，所述预置的时长大于所述数据的传输时延。 本专利技术实施例提供的一种高速传输接口装置，包括 数据发送单元，用于接收与同步信号对齐的数据并通过带内传输给数据接收单 元； 所述数据接收单元，用于在收到所述带内传输的与同步信号对齐的数据后，将所 述数据写入缓存区；当通过带外收到所述同步信号时，延迟预置的时长后，将所述缓存区内 的数据输出，所述预置的时长大于所述数据的传输时延。 本专利技术实施例中，通过带内同步信号和带外同步信号同时传输，将带内传输的与 同步信号对齐的数据写入缓存区；当通过带外传输收到所述同步信号时，延迟预置的时长 后，将所述缓存区内的数据输出，所述预置的时长大于所述数据的传输时延，使得高速传输 接口的传输的时延固定，相对于现有技术，无需精确测量时延，只需满足预置的时长大于带 内同步信号在接口内的传输时延即可，同时有利于高速接口内的器件替换。附图说明 为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1是本专利技术实施例一数据传输方法的流程图； 图2是本专利技术实施例二数据传输方法的流程图； 图3是本专利技术应用例一示意图； 图4是本专利技术实施例三高速传输接口装置的结构示意图； 图5是本专利技术实施例四高速传输接口装置的结构示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 实施例一、一种数据传输方法，流程图如图1所示，包括 Al，将带内传输的与同步信号对齐的数据写入缓存区。 A2，当通过带外传输收到同步信号时，延迟预置的时长后，将缓存区内的数据输出，预置的时长大于数据的传输时延。 本专利技术实施例中，带内传输指通过高速接口内传输数据的线路传输，通过带内传输同步信号与数据，例如将同步信号和数据封装在一起，可以实现同步信号与数据的对齐；带外传输指同步信号通过另一与传输数据不同的线路传输，例如，可以通过高速接口之外互联线的其他输入输出(I/O)管脚传输。 带内传输的同步信号和带外传输的同步信号是将同一同步信号分成两路通过带内、带外的方式传输，因此带内传输的同步信号的延时跟高速接口自身的传输延时是相同的，而带外传输的同步信号延时则可以忽略不计。 本专利技术实施例中，高速接口的一端接收到数据后，通过带内传输的方式将数据与同步信号对齐，同时通过带外传输的方式将同步信号传输到高速接口的另一端；高速接口的另一端接收到带内传输的同步信号后，将与同步信号对齐的数据写入缓存区；当高速接口的另一端通过带外收到同步信号时，延迟预置的时长后，将缓存区内的数据输出。 其中，该预置的时延应长大于数据在高速接口内部的传输时延，从而才能使得高速传输接口的传输的时延固定。该预置的时长即为该高速接口传输数据的时延。 本实施例提供的方法，可以保证高速接口数据传输时延的精确性和稳定性，可以应用于各种对传输时延的精确性和稳定性有要求的应用场景；并且本实施例提供的方法，也无需事先测量时延，只需预先设定一个时延即可，从而有利于高速接口器件的替换。 实施例二、一种数据传输方法，流程图如图2所示，包括 Bl，接收同步信号和数据，将数据和同步信号封装成数据帧。 本实施例中，同步信号为一周期性的信号，接收同步信号和数据包括接收数据流和周期性的同步信号。 接收到数据和同步信号后，按照高速接口支持的格式将同步信号和数据封装在一起，例如，可以将同步信号作为数据帧的头部，和数据封装在一起。 B2，通过带内传输的方式将数据帧传输到缓存区。 B3，利用同步信号复位缓存区的写地址为初始地址。 本实施例中，初始地址可以是缓存区的首地址，如0地址，可以是其他地址，只需满足该初始地址与后续读取数据的首地址对齐即可。 B4，从缓存区的初始地址开始将数据写入到缓存区； B5，当收到带外传输的同步信号时，延迟预置的时长后，复位缓存区的读地址为初始地址。 预置的时长大于带内同步信号在接口内的传输时延，延时可以采用一延时器或者该缓存区自带的延时功能实现。当延时预置的时长后，利用该带外传输的同步信号对缓存区的读地址复位，使复位后缓存区读取数据的初始地址和写入数据的初始地址一致。该缓存区可以采用FIF0缓存。 本实施例中，带内传输的同步信号和带外传输的同步信号为同一同步信号，但是分成2路通过2种不同的路径传输，带内传输的同步信号的延时跟高速接口自身的传输延时是一样的，而带外的同步信号由于是通过普通的输出输出(I/O)管脚传输(如互联线直接传输)，其延时可以忽略不计。 B6，从缓存区的初始地址开始输出缓存区的数据。 本实施例中，缓存区的空间需要满足大于等于在最大传输带宽下，延迟预置的时长高速接口所能传输的最大数据量。 本专利技术实施例二中，使用带内传输的同步信号和带外传输的同步信号，达到自适应的调整高速接口的延时。 在发送端，将同步信号和数据对齐，同时，通过带外传输同步信号到接收端。接收端使用一个延时缓冲，接收到带外同步信号后，开始计时，在计时的过程中，如果接收到与带内同步信号对齐的数据，将该数据写入缓缓存区，计时达到设定的时长x(x大于数据传输时延)后，采用先进先出的方式从缓冲区的读并输出数据。 如此整个高速口的整体延时被确定为x，只要x设计的容量足够大，则无论多次上电或者更换高速口器件，都不会影响延时值x。在本专利技术中，高速接口的收发延时是可以事先确定、设计的，不随应用场景的变化而变化。 可以理解的是，本实施例提供的方法，接收到的数据可以是一段时间内连续的数据流，因此，在一段数据采用同本文档来自技高网...

【技术保护点】
一种数据传输方法，其特征在于，包括：将带内传输的与同步信号对齐的数据写入缓存区；当通过带外传输收到所述同步信号时，延迟预置的时长后，将所述缓存区内的数据输出，所述预置的时长大于所述数据的传输时延。

【技术特征摘要】
一种数据传输方法，其特征在于，包括将带内传输的与同步信号对齐的数据写入缓存区；当通过带外传输收到所述同步信号时，延迟预置的时长后，将所述缓存区内的数据输出，所述预置的时长大于所述数据的传输时延。2. 如权利要求1所述的方法，其特征在于，所述将带内传输的与同步信号对齐的数据 写入缓存区，包括接收同步信号和数据，将所述数据和所述同步信号封装成数据帧； 通过带内传输的方式将所述数据帧传输到所述缓存区； 利用所述同步信号复位所述缓存区的写地址为初始地址； 从所述缓存区的初始地址开始将所述数据写入所述缓存区。3. 如权利要求2所述的方法，其特征在于，所述接收同步信号和数据，包括 接收数据流和周期性的同步信号。4. 如权利要求1所述的方法，其特征在于，所述将所述缓存区的数据输出，包括 利用所述带外传输的同步信号复位所述缓存区的读地址为初始地址； 从所述缓存区的初始地址开始输出所述缓存区的数据。5. 如权利要求1所述的方法，其特征在于，所述同步信号在带外以互联线传输。6. 如权利要求1至5任意一项所述的方法，其特征在于，所述缓存区的存储空间大于等 于最大传输带宽下，延迟所述预置的时长所传输的数据量。7. —种高速传输接口装置，其特征在于，包括数据发送单元，用于接收与同步信号对齐的数据并通过带内传输给数据接收单元； ...

【专利技术属性】
技术研发人员：程浩，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]