基于CPLD的串口控制电路制造技术

一种基于CPLD的串口控制电路，对装置进行控制的CPLD电路；USB通信电路；该电路与CPLD电路相连；RS232驱动电路，该电路的输入端接CPLD电路的输出端；JTAG调试电路，该电路与CPLD电路相连；提示电路，该电路的输入端接CPLD电路的输出端。本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

Serial port control circuit based on CPLD

A CPLD serial control circuit based on CPLD circuit to control the device; USB communication circuit; the circuit connected with the CPLD circuit; RS232 drive circuit, the circuit input end is connected with an output end of the CPLD circuit; JTAG debugging circuit, connected to the circuit and CPLD circuit; prompt circuit, the input end of the circuit the output end of the circuit is connected to the CPLD. The device has reasonable design, simple structure, low cost, few peripheral components, data processing speed, equipment capability, combined with high speed data transmission capability, can be applied to the communication circuit and the main control device connected peripheral equipment.

【技术实现步骤摘要】
基于CPLD的串口控制电路
本技术属于集成电路
，具体涉及到一种基于CPLD的串口控制电路。
技术介绍
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。串口控制电路出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于串口控制电路的外设较多，然而，将串口控制电路的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。
技术实现思路
本技术所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPLD的串口控制电路。解决上述技术问题采用的技术方案是：对装置进行控制的CPLD电路；USB通信电路；该电路与CPLD电路相连；RS232驱动电路，该电路的输入端接CPLD电路的输出端；JTAG调试电路，该电路与CPLD电路相连；提示电路，该电路的输入端接CPLD电路的输出端。本技术的CPLD电路为：集成电路U1的45脚、44脚、42脚～37脚、32脚～27脚、25脚、23脚、22脚、18脚、16脚、14脚接USB通信电路，集成电路U1的133脚和101脚接提示电路、93脚接晶振Y2的4脚、60脚和61脚接连接器J1的5脚和4脚、71脚和106脚以及82脚和87脚接RS232驱动电路，集成电路U1的20脚、89脚、104脚、4脚接JTAG调试电路，集成电路U1的24脚、144脚、115脚、95脚、76脚、73脚、50脚、123脚、130脚、51脚、58脚接3V电源，集成电路U1的52脚、57脚、124脚、129脚、135脚、114脚、105脚、94脚、85脚、77脚、64脚、59脚、33脚、26脚、17脚、13脚、3脚接地，晶振Y2的1脚接3V电源、3脚接地，连接器J1的1脚接5V电源、5脚接地；集成电路U1的型号为EPM3128ATC144-5，晶振Y2的型号为JHY50M。本技术的RS232驱动电路为：集成电路U3的11脚和12脚接集成电路U1的71脚和106脚、1脚接电容C4的一端、3脚接电容C4的另一端、4脚接电容C6的一端、5脚接电容C6的另一端、16脚接5V电源、15脚接地、2脚接电容C1的一端、6脚接电容C2的一端、14脚和13脚接连接器J3的2脚和3脚；集成电路U4的11脚和12脚接集成电路U1的82脚和87脚、1脚接电容C11的一端、3脚接电容C11的另一端、4脚接电容C12的一端、5脚接电容C12的另一端、16脚接5V电源、15脚接地、2脚接电容C9的一端、6脚接电容C10的一端、14脚和13脚接连接器J4的2脚和3脚；电容C1、电容C2、电容C9、电容C10的另一端接地，连接器J3和连接器J4的1脚接地；集成电路U3、集成电路U4的型号为MAX232CSE。本技术的USB通信电路为：集成电路U2的19脚～16脚、40脚、38脚、34脚、33脚、28脚～25脚、23脚～20脚、3脚、45脚、2脚、4脚依次接集成电路U1的45脚、44脚、42脚～37脚、32脚～27脚、25脚、23脚、22脚、18脚、16脚、14脚，集成电路U2的10脚和9脚接连接器J2的2脚和3脚、46脚接电容C3的一端、8脚接电容C5的一端、14脚接晶振Y1的一端和电容C7的一端、15脚接晶振Y1的另一端和电容C8的一端、6脚就5V电源、7脚和13脚接地，电容C3、电容C5、电容C7、电容C8的另一端接地，连接器J2的1脚接地、4脚～6脚接地；集成电路U2的型号为CH9343L。由于本技术采用了CPLD电路、USB通信电路、RS232驱动电路、JTAG调试电路、提示电路，CPLD电路启动3通道串口的控制逻辑，并口的控制逻辑，提示电路的控制逻辑，及JTAG控制逻辑辑并接收外部传来的数据，USB通信电路进行协议变换处理，CPLD电路将接收到的数据通过串口转发出去，RS232驱动电路进行电平转换处理，JTAG调试电路将数据转发出去，提示电路发出提示光，本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。附图说明图1是本技术的电气原理方框图。图2是本技术的电子线路原理图。具体实施方式下面结合附图和实施例对本技术做进一步详细说明，但本技术不限于这些实施例。实施例1在图1中，本技术基于CPLD的串口控制电路由CPLD电路、USB通信电路、RS232驱动电路、JTAG调试电路、提示电路连接构成，USB通信电路、JTAG调试电路与CPLD电路相连，RS232驱动电路、提示电路的输入端接CPLD电路的输出端。在图2中，本实施例的CPLD电路由集成电路U1、晶振Y2、连接器J1连接构成，集成电路U1的型号为EPM3128ATC144-5，晶振Y2的型号为JHY50M。集成电路U1的45脚、44脚、42脚～37脚、32脚～27脚、25脚、23脚、22脚、18脚、16脚、14脚接USB通信电路，集成电路U1的133脚和101脚接提示电路、93脚接晶振Y2的4脚、60脚和61脚接连接器J1的5脚和4脚、71脚和106脚以及82脚和87脚接RS232驱动电路，集成电路U1的20脚、89脚、104脚、4脚接JTAG调试电路，集成电路U1的24脚、144脚、115脚、95脚、76脚、73脚、50脚、123脚、130脚、51脚、58脚接3V电源，集成电路U1的52脚、57脚、124脚、129脚、135脚、114脚、105脚、94脚、85脚、77脚、64脚、59脚、33脚、26脚、17脚、13脚、3脚接地，晶振Y2的1脚接3V电源、3脚接地，连接器J1的1脚接5V电源、5脚接地。在图中，本实施例的USB通信电路由集成电路U2、电容C3、电容C5、电容C7、电容C8、晶振Y1、连接器J2连接构成，集成电路U2的型号为CH9343L。集成电路U2的19脚～16脚、40脚、38脚、34脚、33脚、28脚～25脚、23脚～20脚、3脚、45脚、2脚、4脚依次接集成电路U1的45脚、44脚、42脚～37脚、32脚～27脚、25脚、23脚、22脚、18脚、16脚、14脚，集成电路U2的10脚和9脚接连接器J2的2脚和3脚、46脚接电容C3的一端、8脚接电容C5的一端、14脚接晶振Y1的一端和电容C7的一端、15脚接晶振Y1的另一端和电容C8的一端、6脚就5V电源、7脚和13脚接地，电容C3、电容C5、电容C7、电容C8的另一端接地，连接器J2的1脚接地、4脚～6脚接地。在图2中，本实施例的RS232驱动电路由集成电路U3、集成电路U4、电容C1、电容C2、电容C4、电容C6、电容9～电容C12本文档来自技高网...

【技术保护点】
一种基于CPLD的串口控制电路，其特征在于：具有：对装置进行控制的CPLD电路；USB通信电路；该电路与CPLD电路相连；RS232驱动电路，该电路的输入端接CPLD电路的输出端；JTAG调试电路，该电路与CPLD电路相连；提示电路，该电路的输入端接CPLD电路的输出端。

【技术特征摘要】
1.一种基于CPLD的串口控制电路，其特征在于：具有：对装置进行控制的CPLD电路；USB通信电路；该电路与CPLD电路相连；RS232驱动电路，该电路的输入端接CPLD电路的输出端；JTAG调试电路，该电路与CPLD电路相连；提示电路，该电路的输入端接CPLD电路的输出端。2.根据权利要求1所述的基于CPLD的串口控制电路，其特征在于所述的CPLD电路为：集成电路U1的45脚、44脚、42脚～37脚、32脚～27脚、25脚、23脚、22脚、18脚、16脚、14脚接USB通信电路，集成电路U1的133脚和101脚接提示电路、93脚接晶振Y2的4脚、60脚和61脚接连接器J1的5脚和4脚、71脚和106脚以及82脚和87脚接RS232驱动电路，集成电路U1的20脚、89脚、104脚、4脚接JTAG调试电路，集成电路U1的24脚、144脚、115脚、95脚、76脚、73脚、50脚、123脚、130脚、51脚、58脚接3V电源，集成电路U1的52脚、57脚、124脚、129脚、135脚、114脚、105脚、94脚、85脚、77脚、64脚、59脚、33脚、26脚、17脚、13脚、3脚接地，晶振Y2的1脚接3V电源、3脚接地，连接器J1的1脚接5V电源、5脚接地；集成电路U1的型号为EPM3128ATC144-5，晶振Y2的型号为JHY50M。3.根据权利要求1所述的基于CPLD的串口控制电路，其特征在于所述RS232驱动电路为：集成电路U3的11脚和12脚接集成电路U1的71脚和...

【专利技术属性】
技术研发人员：党学立，
申请(专利权)人：榆林学院，
类型：新型
国别省市：陕西,61