【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种寄生电容测试结构及寄生电容提取方法。
技术介绍
1、随着半导体制造技术的不断进步，半导体器件尺寸也越来越小，在部分先进工艺中器件特征尺寸已经发展到了纳米级。处于在片测试需要，器件测试结构中的焊盘面积却无法跟随器件进行缩小，导致焊盘及引线带来的寄生电容占比也越来越显著。因此，为获得精确器件本征电容，需要对该部分寄生电容进行提取并加以扣除。目前通用做法是除目标测试器件外，另外设计一组只保留焊盘及引线的结构，用于提取该部分电容。
2、该常规方法除了需要增加额外测试结构用于提取寄生电容外，对于互连线较为复杂器件还可能存在寄生电容提取不准的情况。去掉目标器件后会导致原互连线断开连接，形成互连线“孤岛”，导致该部分寄生电容无法被提取，或是为了连接这些互连线“孤岛”而人为增加额外互连线，增加额外寄生电容，造成寄生电容过度扣除。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种寄生电容测试结构及寄生电容提取方法，用于解决现有的需要增...
【技术保护点】
1.一种寄生电容测试结构，其特征在于，所述寄生电容测试结构用于对目标测试器件进行测试，其包括：衬底、第一阱区、第二阱区、测试焊盘及互连线，
2.根据权利要求1所述的寄生电容测试结构，其特征在于，所述第一阱区为P阱，所述第二阱区为N阱。
3.根据权利要求1所述的寄生电容测试结构，其特征在于，所述目标测试结构与所述衬底之间形成本征电容，所述第一测试焊盘与所述衬底之间形成焊盘电容，所述互连线与所述衬底之间形成互连电容，所述第一阱区与所述第二阱区之间形成结电容，其中，所述本征电容与所述结电容串联后与所述焊盘电容及所述互连电容并联。
4.根据...
【技术特征摘要】
1.一种寄生电容测试结构，其特征在于，所述寄生电容测试结构用于对目标测试器件进行测试，其包括：衬底、第一阱区、第二阱区、测试焊盘及互连线，
2.根据权利要求1所述的寄生电容测试结构，其特征在于，所述第一阱区为p阱，所述第二阱区为n阱。
3.根据权利要求1所述的寄生电容测试结构，其特征在于，所述目标测试结构与所述衬底之间形成本征电容，所述第一测试焊盘与所述衬底之间形成焊盘电容，所述互连线与所述衬底之间形成互连电容，所述第一阱区与所述第二阱区之间...
【专利技术属性】
技术研发人员：王斐，商干兵，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。