一种低压铝栅工艺实现方法技术

本发明专利技术公开了一种低压铝栅工艺方法，对高浓度Ｎ型杂质注入区中Ｎ型离子的掺杂采用注入掺杂的方法替代传统低压铝栅工艺方法中使用炉管扩散掺杂的方法，使得Ｎ型离子的掺杂能够得到精确控制；并且使用ＬＰＴＥＯＳ工艺替代传统低压铝栅工艺中的ＬＴＯ工艺，使得生长出的ＬＰＴＥＯＳ介质层相对致密，台阶覆盖性较好，产品批间均匀性较好，从一定程度上增强了工艺的稳定性和工艺质量。另外，由于采用Ｐ阱光刻版进行ＶＴＮ的光刻，不需要再单独制作ＶＴＮ光刻版，降低了工艺的成本。

Low voltage aluminum gate process realizing method

The invention discloses a low-voltage aluminum gate process method, method of N region doping method using implantation to replace the traditional low-voltage aluminum gate process used in the method of furnace tube diffusion doping implantation on high concentration N type impurity, making N ion doping can be exactly controlled; and the use of LPTEOS technology to replace LTO the traditional low voltage aluminum gate process technology, makes the LPTEOS dielectric layer grown relatively dense, good step coverage, product batch uniformity is good, from a certain extent, enhance the stability and quality process. In addition, since the P lithography version is used for VTN lithography, there is no need to make the VTN photolithography plate alone, thus reducing the cost of the process.

【技术实现步骤摘要】

本专利技术属于半导体芯片制造工艺
，尤其涉及一种低压铝栅(Low Voltage Metal Gate, LVMG )工艺实现方法。
技术介绍
低压铝栅工艺在半导体芯片制造工艺领域内有着悠久的历史，在传统的低 压铝栅工艺的流程中， 一般硅片上N型金属-氧化物-半导体(N-Type Metal-Oxide-Semiconductor,丽OS)区域的高浓度N型杂质(NPLUS, N+) 注入区使用炉管进行磷的扩散掺杂，高浓度P型杂质(PPLUS， P+)注入区上 的介质层使用低压氧化(Low Temperature Oxide， LTO)的工艺制作，为了能 够精确地调整阈值电压VT ( Threshold Voltage, VT),在进行NMOS阈值电压 (NMOS Threshold Voltage, VTN)光刻的步骤时需要单独制作用于VTN注入 的光刻版(VTNMASK)。在传统低压铝栅工艺的流程中，由于使用炉管进行磷的扩散掺杂不易精确 控制，并且制作NPLUS上的介质层使用的LTO工艺具有多粉尘，炉管两端沉 淀率相差较大、产品批间均匀性相差较大、氧化层较疏松多孔和台阶覆盖性差 等缺点，使得整个工艺流程的稳定性和加工质量受到影响，另外，由于VTN 光刻版的制作费用较高，单独制作VTN刻版，不利于整个工艺成本的降低。
技术实现思路
本专利技术提供了 ，用以改进现有低压铝栅工艺的 工艺稳定性和工艺质量，同时节约工艺成本。 一种低压铝4册工艺实现方法，包括以下步骤步骤A、对衬底进行P阱光刻，注入及推进形成P阱；步骤B、通过光刻及注入制作高浓度N型杂质NPLUS注入区和高浓度P 型杂质PPLUS注入区；步骤C、淀积四乙基原硅酸盐TEOS;并对淀积生长的低压四乙基原硅酸 盐LPTEOS介质层进行退火；步骤D、反向PPLUS注入区光刻；去除曝光区域的所迷LPTEOS介质层， 保留PPLUS上的介质层；去除光刻胶；栅氧生长；步骤E、 N型金属-氧化物-半导体NMOS阈值电压VTN光刻及注入；步骤F、 P型金属-氧化物-半导体PMOS阈值电压VTP普注并对注入的杂 质退火；步骤G、制作接触孔、金属连接层和钝化保护层。 所述步骤B中制作NPLUS注入区，包括 NPLUS注入区光刻；使用大束流离子注入机台对所述NPLUS注入区光刻定义出的NMOS的源 区和漏区进行N型离子的注入#^杂，注入能量为50KEV,注入剂量为6E15 ion/cm 2。所述形成P阱的步骤之后，还包括生长牺牲氧化层。 所述通过光刻及注入制作NPLUS注入区和PPLUS注入区之后，还包括 使用氢氟酸去除所述牺牲氧化层。 所述步骤C中低压淀积四乙基原硅酸盐TEOS,包括 在炉管中进行四乙基硅酸盐的分解反应，生长LPTEOS介质层，所述炉管 的温度范围为670°C-690°C,压力范围为100mt-400mt。 所述步骤E中的VTN光刻及注入，包括使用所述步骤A中P阱光刻使用过的P阱光刻版进行VTN光刻，向VTN 光刻定义出的NMOS区域中注入P型离子。 本专利技术的有益效果型离子注入掺杂的方法替代 传统铝栅工艺中使用的炉管扩散掺杂的方法，使得N型离子的掺杂能够得到精 确控制，并且使用低压下四乙基原硅酸盐(Tetraethyl orthosilicate, TEOS)淀 积(Low pressure TEOS deposition, LPTEOS )工艺替代传统低压铝栅工艺中的 LTO工艺，使得生长出的LPTEOS介质层相对致密，台阶覆盖性较好，产品批 间均匀性较好，从一定程度上增强了 PPLUS注入区上介质层制作工艺的稳定 性和工艺质量。另外，由于釆用P阱光刻版进行VTN的光刻，不需要再单独 制作VTN光刻版，降低了工艺成本。附图说明图1为本专利技术实施例提供的P阱形成后硅片结构示意图2为本专利技术实施例提供的牺牲氧化生长后硅片结构示意图3为本专利技术实施例提供的经过步骤3至步骤9后形成的硅片结构示意图4为本专利技术实施例提供的经过低压TEOS淀积后硅片的结构示意图5为本专利技术实施例提供的经过步骤11至步骤14后形成的硅片结构示意图6为本专利技术实施例提供的经过栅氧生长后硅片的结构示意图。 具体实施例方式下面结合附图，对本专利技术实施例提供的一种低压铝4册工艺实现方法的具体 流程进4亍详细地+兌明。本专利技术实施例提供的低压铝栅工艺实现方法，采用的硅片(初始材料片) 为N型硅衬底，具体工艺流程的步骤如下步骤1、对N型硅衬底进行P阱(Pwell)光刻，做出P阱注入区，完成 阱区注入并推进，形成阱区；此步骤形成的硅片结构如图1所示。步骤2、生长牺牲氧化层；具体的做法为将完成步骤1之后的整个硅片置于90(TC的炉管里，通入氧气02，生长约300埃的牺牲氧化层；牺牲氧化层 生长后的硅片的结构如图2所示。步骤3、高浓度N型杂质注入区光刻；具体的做法为利用涂胶机涂上光 刻胶，使用预先制作好的NPLUS光刻版进行曝光，显影，以定义N型金属-氧化物画半导体(N-Type Metal-Oxide-Semiconductor， NMOS )的源区以及漏区。步骤4、高浓度N型杂质注入区的注入掺杂；具体的做法为使用大束流 离子注入机台对经过步骤3光刻开出的NMOS的源区和漏区进行N型离子例 如磷离子(也可以使用其他N型离子，如砷离子等)的注入掺杂，注入能量为 50KEV,注入剂量为6E15 ion/cmA2。步骤5、光刻胶的去除；具体做法为使用干法去胶设备去除光刻胶，再 使用硫酸H2S04与双氧水H202去除光刻胶。步骤6、高浓度P型杂质注入区光刻；具体的做法为利用涂胶机涂上光 刻胶，使用预先制作好的PPLUS光刻版进行曝光，显影，以定义P型金属-氧 化物-半导体(P-Type Metal-Oxide-Semiconductor, PMOS )的源区和漏区。步骤7、高浓度P型杂质注入区的注入；具体的做法为使用大束流离子子的注入，注入能量为30KEV,注入剂量为lE14ion/cmA2。步骤8、光刻胶的去除；具体做法为使用干法去胶设备去除光刻胶，再使用硫酸H2S04与双氧水H202去除光刻胶。步骤9、牺牲氧化去除；具体做法为使用氬氟酸去除上述步骤2生长的牺牲氧化层。图3是经过步骤3至步骤9之后硅片的结构示意图，其中301为NMOS区域的源区；302为NMOS区域的漏区；303为PMOS区域的源区；304为PMOS区域的漏区。上述NMOS区域中的源区和漏区为对称区域，可以互换；PMOS区域中的源区和漏区也一样。步骤10、低压下进行四乙基原硅酸盐的淀积；具体做法为釆用低压化学气相沉积(Low pressure chemical vapor deposition, LPCVD )的方法，在炉管中 进行四乙基硅酸盐的分解反应，生长LPTEOS介质层，炉管温度范围为 670°C-690°C，压力范围为100mt-400mt。图4是经过低压TEOS淀积后硅片的结构示意图。步骤ll、将步骤IO生长了 LPTEOS介质层的硅片置于900。C的炉管中通 入氮气进行退火；此步骤达到了对LPTEOS介质层高温致密的作用，以保证在 后续湿法刻蚀的步骤中能够降低湿法腐蚀的速率，使腐蚀的均匀性可以得到较 好控制。同时，对于经过本文档来自技高网...

【技术保护点】
一种低压铝栅工艺实现方法，其特征在于，包括以下步骤：　步骤Ａ、对衬底进行光刻，注入及推进形成Ｐ阱；　步骤Ｂ、通过光刻及注入制作高浓度Ｎ型杂质ＮＰＬＵＳ注入区和高浓度Ｐ型杂质ＰＰＬＵＳ注入区；　步骤Ｃ、淀积四乙基原硅酸盐ＴＥＯＳ；并对淀积生长的低压四乙基原硅酸盐ＬＰＴＥＯＳ介质层进行退火；　步骤Ｄ、反向ＰＰＬＵＳ注入区光刻；去除曝光区域的所述ＬＰＴＥＯＳ介质层，保留ＰＰＬＵＳ上的介质层；去除光刻胶；栅氧生长；　步骤Ｅ、Ｎ型金属－氧化物－半导体ＮＭＯＳ阈值电压ＶＴＮ光刻及注入；　步骤Ｆ、Ｐ型金属－氧化物－半导体ＰＭＯＳ阈值电压ＶＴＰ普注并对注入的杂质退火；　步骤Ｇ、制作接触孔、金属连接层和钝化保护层。

【技术特征摘要】

【专利技术属性】
技术研发人员：黎智，谭志辉，李如东，李若加，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：11[中国|北京]