【技术实现步骤摘要】
本申请是关于一种集成电路结构，尤指一种可重组式容量频宽记忆体结构其及制造方法。
技术介绍
1、目前通过晶圆堆迭(wafer on wafer,wow)制程所构成的一晶圆堆迭结构，所述晶圆堆迭结构包含一基底、一逻辑电路层以及一记忆体晶体层，所述基底、所述逻辑电路层以及所述记忆体晶体层彼此之间具有复数个容置腔体，所述容置腔体分别与所述基底、所述逻辑电路层以及所述记忆体晶体层对应构成复数个集成电路，且通过所述容置腔体设置一金属层，以使所述基底、所述逻辑电路层以及所述记忆体晶体层彼此之间电性连接，通过所述晶圆堆迭制程，使得同时可制造出所述集成电路(integrated circuit,ic)，接着，将所述集成电路彼此之间进行分割，以构成一集成电路。
2、为将所述集成电路精准的分割，在所述逻辑电路层以及所述记忆体晶体层各自设置一密封环(seal ring)，通过所述密封环，使所述容置腔体各自独立不连通，以沿着所述密封环对所述集成电路进行分割成所述集成电路。
3、然而，现有技术通过所述密封环将各容置腔体进行独立不连通，致使所述集成电路之间无法传递电信号，导致后续在分割时，将因所述密封环的设置导致无法依据用户需求对所述集成电路弹性的进行分割，此外，若用户需求不同时，因应不同需求，各自独立的进行集成电路制程，而构成不同的集成电路。
4、因此，现有技术确实有待进一步提供更加改良方案的必要性。
技术实现思路
1、有鉴于上述现有技术的不足，本申请主要目的在于提供一种可
2、为达成上述目的本申请所采取的主要技术手段，主要是令前述可重组式容量频宽记忆体结构包括:
3、一第一电路层；
4、一密封件，其设置在所述第一电路层上；
5、一信号传输层，其设置在所述密封件内且向外凸伸；
6、一第二电路层，其设置在所述密封件顶端。
7、较佳的，所述密封件是一封闭环状。
8、较佳的，所述第一电路层是一逻辑电路层或一记忆体晶体层，而所述第二电路层是所述逻辑电路层或所述记忆体晶体层。
9、较佳的，所述逻辑电路层包括：
10、一逻辑电路，其设置在所述逻辑电路层的一面且在所述密封件的所述封闭环状内。
11、较佳的，所述记忆体晶体层包括：
12、一记忆体，其设置在所述记忆体晶体层的一面且在所述密封件的所述封闭环状内，并与所述逻辑电路相对设置。
13、较佳的，所述可重组式容量频宽记忆体结构更包括：
14、一金属垫，其分别设置在所述逻辑电路以及所述记忆体上。
15、较佳的，所述可重组式容量频宽记忆体结构，还包括：
16、一导电件，其设置在所述信号传输层以及所述金属垫的间，且与所述信号传输层以及所述金属垫电性连接。
17、较佳的，所述密封件是由复数个分隔层堆迭构成。
18、较佳的，所述信号传输层的长度大于所述分隔层的长度。
19、通过上述构造，在所述密封件设置所述信号传输层，以使各第一电路层以及各第二电路层之间可经由所述信号传输层进行连通，如此一来，可通过单一次集成电路制程制造出符合不同用户需求的集成电路，不须根据不同用户需求而分批次进行集成电路制程，且后续可根据用户需求对集成电路进行分割，也不会发生所述集成电路之间的信号无法彼此传递的情形，以达到节省生产成本以及弹性扩充的目的。
20、为达成上述目的本申请所采取的又一主要技术手段，主要是令前述可重组式容量频宽记忆体结构的制造方法包括：
21、提供一第一电路层以及一第二电路层；
22、将复数个分隔层进行堆迭，以分别在所述第一电路层以及所述第二电路层构成一密封件，且在所述分隔层中的至少一层构成一信号传输层；
23、在构成所述密封件后，通过所述密封件将所述第二电路层堆迭在所述第一电路层上。
24、通过上述记忆体结构的制造方法，将所述密封件设置在所述第一电路层、所述第二电路层之间，并且所述密封件中凸伸所述信号传输层，以使集成电路之间可通过所述信号传输层进行电性连接，如此一来，可通过单一次集成电路制程制造出符合不同用户需求的集成电路，不须根据不同用户需求而分批次进行集成电路制程，且后续可根据用户需求对所述集成电路进行分割，也不会发生所述集成电路之间的信号无法彼此传递的情形，以达到节省生产成本以及弹性扩充的目的。
本文档来自技高网...【技术保护点】
1.一种可重组式容量频宽记忆体结构，其特征在于，所述可重组式容量频宽记忆体结构包括：
2.如权利要求1所述的可重组式容量频宽记忆体结构，其特征在于，所述密封件是一封闭环状。
3.如权利要求2所述的可重组式容量频宽记忆体结构，其特征在于，所述第一电路层是一逻辑电路层或一记忆体晶体层，而所述第二电路层是所述逻辑电路层或所述记忆体晶体层。
4.如权利要求3所述的可重组式容量频宽记忆体结构，其特征在于，所述逻辑电路层包括：
5.如权利要求4所述的可重组式容量频宽记忆体结构，其特征在于，所述记忆体晶体层包括：
6.如权利要求5所述的可重组式容量频宽记忆体结构，其特征在于，所述可重组式容量频宽记忆体结构更包括：
7.如权利要求6所述的可重组式容量频宽记忆体结构，其特征在于，所述可重组式容量频宽记忆体结构，还包括：
8.如权利要求7所述的可重组式容量频宽记忆体结构，其特征在于，所述密封件是由复数个分隔层堆迭构成。
9.如权利要求8所述的可重组式容量频宽记忆体结构，其特征在于，所述信号传输层的长度大于
10.一种可重组式容量频宽记忆体结构的制造方法，其特征在于，所述方法包括：
...【技术特征摘要】
1.一种可重组式容量频宽记忆体结构，其特征在于，所述可重组式容量频宽记忆体结构包括：
2.如权利要求1所述的可重组式容量频宽记忆体结构，其特征在于，所述密封件是一封闭环状。
3.如权利要求2所述的可重组式容量频宽记忆体结构，其特征在于，所述第一电路层是一逻辑电路层或一记忆体晶体层，而所述第二电路层是所述逻辑电路层或所述记忆体晶体层。
4.如权利要求3所述的可重组式容量频宽记忆体结构，其特征在于，所述逻辑电路层包括：
5.如权利要求4所述的可重组式容量频宽记忆体结构，其特征在于，所述记忆体晶体层包括...
【专利技术属性】
技术研发人员：李昆宪，
申请(专利权)人：鲸链科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。