【技术实现步骤摘要】
输入及输出电路与使用其的芯片装置
[0001]本专利技术涉及输入及输出电路与使用其的芯片装置，尤其涉及一种高良率的晶圆对晶圆技术的输入及输出电路与使用其的芯片装置。
技术介绍
[0002]晶圆堆栈工艺(wafer on wafer)以及芯片级电路(Chip level circuit)的需求在现今半导体工艺逐渐增加。但是晶圆堆栈工艺或是芯片级电路的输入及输出电路设计则会影响最终产品的良率高低。
[0003]因此，如何提供一种高良率的输入及输出电路与芯片装置，来克服上述的缺陷，已成为该项事业所欲解决的重要课题之一。
技术实现思路
[0004]本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种晶圆对晶圆技术的输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连...
【技术保护点】
【技术特征摘要】
1.一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一组所述第一连接节点组对应设置一组所述第二连接节点组；以及多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间；其中，每一组所述第一连接节点组与对应的一组所述第二连接节点组之间设置一组所述连接结构组，所述第一连接节点组包括多个第一连接节点，所述第一连接节点组的所述多个第一连接节点互相连接，所述第二连接节点组包括多个第二连接节点，所述第二连接节点组的所述多个第二连接节点互相连接，所述连接结构组包括多个连接结构。2.根据权利要求1所述的输入及输出电路，其特征在于，所述第一电路还包括多个输入输出驱动电路，每一所述第一连接节点组电性连接一个所述输入输出驱动电路，所述输入输出驱动电路包括输出端，所述输入输出驱动电路的所述输出端电性连接阻抗。3.根据权利要求1所述的输入及输出电路，其特征在于，所述连接结构组的每一连接结构是晶圆键合结构、打线结构或是排针结构。4.一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多个第一连接节点设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一所述第一连接节点组对应设置一个所述第二连接节点组；多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间，每一所述第一连接节点组与对应的所述第二连接节点组之间设置一个所述连接结构组；第一辅助连接节点，设置在所述第一电路的一侧；第二辅助连接节点，设置在所述第二电路的一侧，所述第一辅助连接节点与所述第二辅助连接节点是对应设置的；以及辅助连接结构，分别设置在所述第一辅助连接节点以及所述第二辅助连接节点之间，并连接所述第一辅助连接节点以及所述第二辅助连接节点；其中，当所述多组第一连接节点组的其中一个所述第一连接节点组、对应的所述多个第二连接节点组的其中一个所述第二连接节点组以及对应设置的所述连接结构组是在非正常传输状态时，所述第一辅助连接节点以及所述第二辅助连接节点被连接至所述非正常传输状态的所述第一连接节点组以及对应的所述第二连接节点组，以传输处在所述非正常传输状态的所述第一连接节点组以及对应的所述第二连接节点组的控制信号。5.根据权利要求4所述的输入及输出电路，其特征在于，所述第一连接节点组包括一个或多个所述第一连接节点，所述第二连接节点组包括一个或多个所述第二连接节点，所述连接结构组包括一个或多个所述连接结构。
6.一种芯片装置，其特征在于，包括：第一电路；第二电路；以及输入及输出电路，包括多个第一连接节点组、多个第二连接节点组以及多个连接结构组，所述多组连接结构组分别连接所述多组第一连接节点组以及所述多组第二连接节点组；其中，每一所述第一连接节点组与对应的所述第二连接节...
【专利技术属性】
技术研发人员：蔡昆华，李昆宪，
申请(专利权)人：鲸链科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。