具有设置有保护层的布线的半导体装置制造方法及图纸

提供了具有设置有保护层的布线的半导体装置。所述半导体装置包括：下结构，包括器件和下布线结构；绝缘层，设置在下结构上；过孔，穿透绝缘层；布线图案，在绝缘层和过孔上；以及氧化硅层，覆盖布线图案，并且包括氢，其中，布线图案包括第一导电层、第二导电层、上表面保护层和侧表面保护层，其中，第二导电层在第一导电层上，其中，上表面保护层覆盖第二导电层的上表面，并且侧表面保护层覆盖第一导电层的侧表面和第二导电层的侧表面，并且其中，上表面保护层和侧表面保护层中的每个包括具有比第二导电层的金属材料的活化能高的活化能的金属材料。属材料。属材料。

【技术实现步骤摘要】
具有设置有保护层的布线的半导体装置
[0001]本申请要求于2021年8月27日在韩国知识产权局提交的第10
‑
2021
‑
0114025号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。


[0002]本专利技术构思涉及一种半导体装置，更具体地，涉及具有设置有保护层的布线的半导体装置。

技术介绍

[0003]随着电子设备持续发展并且用户的期望持续增长，电子设备变得更小并且性能更强大。随着对半导体装置的高性能、高速和/或多功能性的需求增加，半导体装置的集成度增加。根据半导体装置的趋向增加集成度的趋势，晶体管的尺寸正在减小。如上所述，电连接到具有减小尺寸的晶体管的布线的尺寸也在减小。

技术实现思路

[0004]根据本专利技术构思的示例性实施例，半导体装置包括：下结构，包括器件和下布线结构；绝缘层，设置在下结构上；过孔，穿透绝缘层；布线图案，形成在绝缘层和过孔上；以及氧化硅层，覆盖布线图案，并且包括氢，其中，布线图案包括第一导电层、第二导电层、上表面保护层和侧表面保护层，其中，第二导电层设置在第一导电层上，其中，上表面保护层覆盖第二导电层的上表面，并且侧表面保护层覆盖第一导电层的侧表面和第二导电层的侧表面，并且其中，上表面保护层和侧表面保护层中的每个包括具有比第二导电层的金属材料的活化能高的活化能的金属材料。
[0005]根据本专利技术构思的示例性实施例，半导体装置包括：第一结构，包括器件和第一布线结构；绝缘层，设置在第一结构上；过孔，穿透绝缘层；布线图案，形成在绝缘层和过孔上；以及氧化硅层，设置在布线图案上，并且包括氢，其中，布线图案包括导电层和覆盖导电层的上表面和侧表面中的至少一个的保护层，其中，布线图案还包括设置在导电层的表面和保护层之间的界面合金层，并且其中，界面合金层的强度大于导电层的强度和保护层的强度。
[0006]根据本专利技术构思的示例性实施例，半导体装置包括：下结构，包括器件和下布线结构；绝缘层，设置在下结构上；过孔，穿透绝缘层；布线图案，形成在绝缘层和过孔上；以及氧化物层，覆盖布线图案并且形成在绝缘层上，其中，氧化物层包括氢，其中，布线图案包括导电层和覆盖导电层的上表面的保护层，其中，保护层包括具有比导电层的金属材料的活化能高的活化能的金属材料，并且其中，氧化物层至少部分地围绕导电层的侧表面以及保护层的上表面和侧表面。
附图说明
[0007]通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的以上和其他特
征将变得更加明显，在附图中：
[0008]图1A和图1B分别是根据本专利技术构思的示例性实施例的半导体装置的示意性剖视图和局部放大的示意性剖视图；
[0009]图2A和图2B是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0010]图3A和图3B是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0011]图4是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0012]图5是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0013]图6A和图6B是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0014]图7A和图7B是根据本专利技术构思的示例性实施例的半导体装置的局部放大图；
[0015]图8是根据本专利技术构思的示例性实施例的半导体装置的示意性剖视图；以及
[0016]图9A、图9B、图9C、图9D、图9E和图9F是示出根据本专利技术构思的示例性实施例的制造半导体装置的方法的示意性剖视图。
具体实施方式
[0017]在下文中，将参照附图描述本专利技术构思的示例性实施例。
[0018]图1A和图1B分别是根据本专利技术构思的示例性实施例的半导体装置的示意性剖视图和局部放大的示意性剖视图。图1A是根据本专利技术构思的示例性实施例的半导体装置的示意性剖视图，图1B是图1A的区域“A”的放大图。
[0019]图2A和图2B是根据本专利技术构思的示例性实施例的半导体装置的局部放大图。图2A和图2B是图1B的区域“B”的放大图。
[0020]参照图1A至图2B，半导体装置100或100a包括下结构1、第一绝缘层2、过孔3、布线图案4、氧化物层5、第二绝缘层7、第三绝缘层8、第四绝缘层9和第五绝缘层10。第一绝缘层2在下结构1上。过孔3穿透第一绝缘层2。布线图案4在第一绝缘层2和过孔3上。氧化物层5在第一绝缘层2上覆盖布线图案4的上表面和侧表面。例如，氧化物层5可以至少部分地围绕布线图案4的侧表面和上表面。第二绝缘层7、第三绝缘层8、第四绝缘层9和第五绝缘层10顺序堆叠在氧化物层5的上表面上。
[0021]下结构1可以包括器件11和下布线结构12。器件11可以包括用于易失性存储器装置(诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置等)或非易失性存储器装置(诸如闪存装置、相变随机存取存储器(PRAM)装置、磁性随机存取存储器(MRAM)装置、电阻式随机存取存储器(RRAM)装置等)的存储器外围电路区域或单元区域中的布线结构。在本专利技术构思的示例性实施例中，器件11可以包括构成动态随机存取存储器(DRAM)的存储器单元和外围电路。
[0022]稍后将描述的下布线结构12可以设置在器件11与过孔3之间，以将器件11和过孔3彼此电连接。下布线结构12可以包括隔离层124、蚀刻停止层125、下接触插塞121以及下布线122a和122b。下布线122a和122b设置在下接触插塞121上。下布线122a和122b可以穿透堆叠在器件11上的隔离层124和蚀刻停止层125。下接触插塞121的侧表面和下表面可以被阻挡层1211覆盖。
[0023]下布线122a和122b可以包括例如单镶嵌铜互连件122a和双镶嵌铜互连件122b中的至少一个，但是本专利技术构思不限于此。例如，当下布线122a和122b包括单镶嵌铜布线122a
时，布线间隙填充图案1223a和过孔间隙填充图案1222a可以设置在单独的绝缘层上。阻挡层1221a可以覆盖布线间隙填充图案1223a的侧表面和下表面，并且阻挡层1224a可以覆盖过孔间隙填充图案1222a的侧表面和下表面。阻挡层1221a和阻挡层1224a可以设置为单独的层。例如，当下布线122a和122b包括双镶嵌铜布线122b时，布线和过孔可以设置为集成的间隙填充图案1222b，并且集成的间隙填充图案1222b可以设置为使得其侧面和下表面被集成的阻挡层1221b覆盖。
[0024]第一绝缘层2可以设置在下布线结构12上。蚀刻停止层125可以设置在第一绝缘层2与下布线结构12之间。第一绝缘层2可以包括绝缘材料，例如，高密度等离子体(HDP)氧化物、原硅酸四乙酯(TEOS)氧化物等。在稍后将描述的导电层41和42堆叠在第一绝缘层2上之后，可以通过蚀刻去除导电层41和42的一部分以及第一绝缘层2的一部分，可以形成稍后将描述的布线图案4。因此，第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：下结构，包括器件和下布线结构；绝缘层，设置在所述下结构上；过孔，穿透所述绝缘层；布线图案，形成在所述绝缘层和所述过孔上；以及氧化硅层，覆盖所述布线图案，并且包括氢，其中，所述布线图案包括第一导电层、第二导电层、上表面保护层和侧表面保护层，其中，所述第二导电层设置在所述第一导电层上，其中，所述上表面保护层覆盖所述第二导电层的上表面，并且所述侧表面保护层覆盖所述第一导电层的侧表面和所述第二导电层的侧表面，并且其中，所述上表面保护层和所述侧表面保护层中的每个包括具有比所述第二导电层的金属材料的活化能高的活化能的金属材料。2.如权利要求1所述的半导体装置，其中，所述上表面保护层和所述侧表面保护层包括彼此不同的材料。3.如权利要求1所述的半导体装置，其中，所述布线图案还包括：上界面合金层，设置在所述第二导电层的所述上表面与所述上表面保护层之间；以及侧界面合金层，设置在所述第二导电层的所述侧表面与所述侧表面保护层之间。4.如权利要求3所述的半导体装置，其中，所述上界面合金层和所述侧界面合金层包括彼此不同的材料。5.如权利要求3所述的半导体装置，其中，所述上界面合金层和所述侧界面合金层中的每个包括具有比所述第二导电层的所述金属材料的活化能高的活化能的金属材料。6.如权利要求1所述的半导体装置，其中，所述侧表面保护层覆盖所述上表面保护层的侧表面的至少一部分。7.如权利要求1所述的半导体装置，其中，所述布线图案还包括设置在所述上表面保护层的上表面上的抗反射层，并且其中，所述侧表面保护层覆盖所述抗反射层的侧表面的至少一部分。8.如权利要求7所述的半导体装置，其中，所述抗反射层包括具有比所述第二导电层的光吸收率高的光吸收率的材料。9.如权利要求1所述的半导体装置，其中，所述第二导电层包括Al，并且其中，所述上表面保护层和所述侧表面保护层中的每个包括Co、Cu、Mn、Ru、Ta、Ti和W中的至少一种。10.如权利要求1所述的半导体装置，其中，所述上表面保护层的厚度和所述侧表面保护层的厚度中的每个在至的范围内。11.如权利要求1所述的半导体装置，其中，所述下布线结构包括下接触插塞和设置在所述下接触插塞上的下布线，并且其中，所述下布线包括镶嵌铜布线。12.如权利要求1所述的半导体装置，其中...

【专利技术属性】
技术研发人员：金庆希，金陈燮，金汶濬，金埈宽，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：