输入及输出电路与芯片装置制造方法及图纸

本发明专利技术公开一种输入及输出电路以及芯片装置。输入及输出电路包括多组第一连接节点组、多组第二连接节点组、多组连接结构组、多个输入输出驱动电路。多组第一连接节点组与多组第二连接节点组是对应设置的。多组连接结构组设置在多组第一连接节点组以及多组第二连接节点组之间。当多个传输信号的其中一个或是多个未能正确被传送至第一电路时，第二控制电路调整第二输入输出驱动电路的传输信号的输出大小是渐次地以预定输出大小区间增加或是减少以调整传输信号的输出大小。少以调整传输信号的输出大小。少以调整传输信号的输出大小。

【技术实现步骤摘要】
输入及输出电路与芯片装置


[0001]本专利技术涉及一种输入及输出电路与芯片装置，尤其涉及一种高良率的输入及输出电路与芯片装置。

技术介绍

[0002]晶圆堆叠工艺(wafer on wafer)以及芯片级电路(chip level circuits design)的需求在现今半导体工艺逐渐增加。如图1所示，第一电路2以及第二电路3可以通过输入及输出电路1进行堆叠，设置在基板SB上。但是晶圆堆叠工艺或是芯片级电路的输入及输出电路设计则会影响最终产品的良率高低。
[0003]因此，如何提供一种高良率的输入及输出电路与芯片装置，来克服上述的缺陷，已成为该项事业所欲解决的重要课题之一。

技术实现思路

[0004]本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，所述第一电路包括第一控制电路，所述第二电路包括第二控制电路，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一组所述第一连接节点组对应设置一组所述第二连接节点组；多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间；多个第一输入输出驱动电路，每一所述第一输入输出驱动电路电性连接一组所述第一连接节点组，所述第一控制电路连接所述多个第一输入输出驱动电路；多个第二输入输出驱动电路，每一所述第二输入输出驱动电路电性连接一组所述第二连接节点组，所述第二控制电路连接所述多个第二输入输出驱动电路；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路调整未能正确传输所述传输信号的对应的所述第二输入输出驱动电路的所述传输信号的输出大小，所述第二控制电路调整所述第二输入输出驱动电路的所述传输信号的输出大小是渐次地以预定输出大小区间增加或是减少以调整所述传输信号的输出大小。
[0005]本专利技术还公开了一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，所述第一电路包括第一控制电路，所述第二电路包括第二控制电路，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一组所述第一连接节点组对应设置一组所述第二连接
节点组；多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间；多个第一输入输出驱动电路，每一所述第一输入输出驱动电路电性连接一组所述第一连接节点组，所述第一控制电路连接所述多个第一输入输出驱动电路；多个第二输入输出驱动电路，每一所述第二输入输出驱动电路电性连接一组所述第二连接节点组，所述第二控制电路连接所述多个第二输入输出驱动电路；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路通过通信路径提供通知信号，以通知所述第一控制电路调整对应的所述第一输入输出驱动电路调整信号检测区间，以检测所述传输信号，所述通信路径设置在所述第一电路以及所述第二电路之间。
[0006]优选地，每一所述传输信号包括信号上限值以及信号下限值，所述第一预定信号检测区间包括第一信号检测上限值以及第一信号检测下限值，所述第一控制电路调整所述第一信号检测上限值以产生所述第一调整信号检测区间的第一调整信号检测上限值。
[0007]优选地，每一所述传输信号包括信号上限值以及信号下限值，所述第一预定信号检测区间包括第一信号检测上限值以及第一信号检测下限值，所述第一控制电路调整所述第一信号检测下限值以产生所述第一调整预定信号检测区间的第一调整信号检测下限值。
[0008]优选地，每一所述传输信号包括信号上限值以及信号下限值，所述第一预定信号检测区间包括第一预定信号上限值以及第一预定信号下限值，所述第一控制电路调整所述第一预定信号检测区间的所述第一预定信号上限值与所述第一预定信号下限值，以产生所述第一调整信号检测区间的第一调整信号检测上限值以及第一调整信号检测下限值。
[0009]优选地，所述第二电路还包括第二存储电路，所述第二控制电路电性连接所述第二存储电路，所述输入及输出电路还包括多个第二输入输出驱动电路，所述多个第二输入输出驱动电路分别电性连接所述多个第二连接节点组，所述多个第二输入输出驱动电路电性连接所述第二控制电路；其中，所述多个第二输入输出驱动电路接收来自所述第一电路发送的多个传输信号，并将所述多个传输信号提供至所述第二控制电路，以产生对应所述多个连接结构组的多个第二调整信号检测区间，接着，所述第二控制电路根据所述多个第二调整信号检测区间进行信号检测。
[0010]本专利技术还公开了一种芯片装置，其特征在于，包括：第一电路，包括第一控制电路以及第一存储电路，所述第一控制电路电性连接所述第一存储电路；第二电路；以及输入及输出电路，包括：多个第一连接节点组；多个第二连接节点组；多个连接结构组，所述多组连接结构组分别连接所述多组第一连接节点组以及所述多组第二连接节点组；以及多个第一输入输出驱动电路，每一所述输入输出驱动电路电性连接一组所述第一连接节点组；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路调整对应的所述第二输入输出驱动电路的所述传输信号的输出大小，所述第二控制电路调整所述第二输入输出驱动电路的所述传输信号的输出大小是渐次地以一预定输出大小区间增加或是减少以调整所述传输信号的输出大小。
[0011]本专利技术还公开了一种芯片装置，其特征在于，包括：第一电路，包括第一控制电路
以及第一存储电路，所述第一控制电路电性连接所述第一存储电路；第二电路；以及输入及输出电路，包括：多个第一连接节点组；多个第二连接节点组；多个连接结构组，所述多组连接结构组分别连接所述多组第一连接节点组以及所述多组第二连接节点组；以及多个第一输入输出驱动电路，每一所述输入输出驱动电路电性连接一组所述第一连接节点组；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路通过通信路径，提供通知信号，以通知所述第一控制电路调整对应的所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，所述第一电路包括第一控制电路，所述第二电路包括第二控制电路，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一组所述第一连接节点组对应设置一组所述第二连接节点组；多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间；多个第一输入输出驱动电路，每一所述第一输入输出驱动电路电性连接一组所述第一连接节点组，所述第一控制电路连接所述多个第一输入输出驱动电路；多个第二输入输出驱动电路，每一所述第二输入输出驱动电路电性连接一组所述第二连接节点组，所述第二控制电路连接所述多个第二输入输出驱动电路；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路调整未能正确传输所述传输信号的对应的所述第二输入输出驱动电路的所述传输信号的输出大小，所述第二控制电路调整所述第二输入输出驱动电路的所述传输信号的输出大小是渐次地以预定输出大小区间增加或是减少以调整所述传输信号的输出大小。2.一种输入及输出电路，适用于连接第一电路以及第二电路，所述输入及输出电路设置在所述第一电路以及所述第二电路之间，所述第一电路包括第一控制电路，所述第二电路包括第二控制电路，其特征在于，所述输入及输出电路包括：多组第一连接节点组，所述多组第一连接节点组设置在所述第一电路的一侧；多组第二连接节点组，所述多组第二连接节点组设置在所述第二电路的一侧，所述多组第一连接节点组与所述多组第二连接节点组是对应设置的，每一组所述第一连接节点组对应设置一组所述第二连接节点组；多组连接结构组，设置在所述多组第一连接节点组以及所述多组第二连接节点组之间；多个第一输入输出驱动电路，每一所述第一输入输出驱动电路电性连接一组所述第一连接节点组，所述第一控制电路连接所述多个第一输入输出驱动电路；多个第二输入输出驱动电路，每一所述第二输入输出驱动电路电性连接一组所述第二连接节点组，所述第二控制电路连接所述多个第二输入输出驱动电路；其中，所述多个第一输入输出驱动电路接收来自所述第二电路发送的多个传输信号，并将所述多个传输信号提供至所述第一控制电路，当所述多个传输信号的其中一个或是多个未能正确被传送至所述第一电路时，所述第二控制电路通过通信路径提供通知信号，以通知所述第一控制电路调整对应的所述第一输入输出驱动电路调整信号检测区间，以检测所述传输信号，所述通信路径设置在所述第一电路以及所述第二电路之间。3.根据权利要求2所述的输入及输出电路，其特征在于，每一所述传输信号包括信号上限值以及信号下限值，所述第一预定信号检测区间包括第一信号检测上限值以及第一信号
检测下限值，所述第一控制电路调整所述第一信号检测上限值以产生所述第一调整信号检测区间的第一调整信号检测上限值。4.根据权利要求2所述的输入及输出电路，其特征在于，每一所述传输信号包括信号上限值以及信号下限值，所述第一预定信号检测区间包括第一信号检测上限值以及第一信号检测下限值，所述第一控制电路调整所述第一信号检测下限值以产生所述第一调整预定信号检测区间的第一调整信号检测下限值。5.根据权利要求2所述的输入及输出电路，其特征在于，每一所述传输信号包括信号上限值以及...

【专利技术属性】
技术研发人员：蔡昆华，蔡亚东，
申请(专利权)人：鲸链科技股份有限公司，
类型：发明
国别省市：