【技术实现步骤摘要】
本专利技术涉及驱动电路设计，更具体的说是涉及功率管防过冲驱动电路及驱动方法。
技术介绍
1、目前，低电压差分信号驱动电路因具有低耗电、低误码率、低串扰、低辐射、低噪声、易于集成等优点，而被广泛用于于各种系统中，例如图像数据传输。
2、但一般驱动电路通过功率管驱动外部负载；当功率管开启或关闭过快时，会产生瞬间大电流，导致输出端出现电压过冲，从而影响功率管的可靠性，其中，过冲电压波形如图1所示；
3、因此，如何使低电压差分信号驱动电路实现防过冲，是当前本领域技术人员亟需解决的问题。
技术实现思路
1、有鉴于此，本专利技术提供了一种功率管防过冲驱动电路及驱动方法，目的在于避免驱动功率管时出现过冲现象，以保证功率管工作可靠性。
2、为了实现上述目的，本专利技术采用如下技术方案：
3、一方面，本专利技术公开了一种功率管防过冲驱动电路，包括依次串联的直驱电路、预驱电路和强驱电路；其中，
4、直驱电路，用于根据输入信号驱动功率管；
5、预驱电路，用于经第一延时后，采集并根据功率管的第一输出电压，辅助驱动功率管；
6、强驱电路，用于经第二延时后，采集并根据功率管的第二输出电压，完成功率管驱动。
7、进一步地，所述第一pmos管的源极连接供电电压，漏极与所述第一nmos管的漏极相连，所述第一nmos管的源极接地；同时所述第一pmos管的栅极与所述第一nmos管的栅极共同与所述输入信号输出端相连，所述第一p
8、进一步地，所述预驱电路包括第二pmos管、第三pmos管与第二nmos管、第三nmos管；
9、所述第二pmos管的源极连接供电电压，漏极与所述第三pmos管的源极相连，所述第三pmos管的漏极与所述第二nmos管的漏极相连，所述第二nmos管的源极与所述第三nmos管的漏极相连，所述第三nmos管的源极接地；
10、所述第二pmos管的栅极与所述第三nmos管的栅极共同连接输入信号输出端，所述第三pmos管的栅极和所述第二nmos管的栅极共同连接功率管经第一延时后的输出信号输出端，所述第三pmos管的漏极与所述第二nmos管的漏极之间的公共节点共同连接所述功率管的栅极。
11、进一步地，所述强驱电路包括第四pmos管、第五pmos管以及第四nmos管和第五nmos管；
12、所述第四pmos管的源极连接供电电压，漏极与所述第五pmos管的源极相连，所述第五pmos管的漏极与所述第四nmos管的漏极相连，所述第四nmos管的源极与所述第五nmos管的漏极相连，所述第五nmos管的源极接地；
13、所述第四pmos管的栅极与所述第五nmos管的栅极共同连接输入信号输出端，所述第五pmos管的栅极和所述第四nmos管的栅极共同连接功率管经第二延时后的输出信号输出端，所述第五pmos管的漏极与所述第四nmos管的漏极之间的公共节点共同连接所述功率管的栅极。
14、进一步地，获取所述输入信号后先进行反相。
15、进一步地，还包括输出电压延时模块，用于设定采集所述功率管的输出电压的时间，包括第一延时和第二延时，其中，第一延时的时长小于第二延时的时长。
16、进一步地，所述输出电压延时模块包括第一反相器和第二反相器，所述功率管的输出端依次与第一反相器和第二反相器串联，用于通过第一反相器和第二反相器实现第一延时。
17、进一步地，所述第二反相器依次串联第三反相器、第四反相器、第五反相器与电容，所述电容的另一端接入供电电压，以所述第五反相器与所述电容间的公共节点作为输出电压采集点，以实现第二延时。
18、本实施例中，电容c通过加trim实现延时可控。
19、进一步地，所述输出电压延时模块通过rc进行延时。
20、另一方面，本专利技术还公开了一种功率管防过冲驱动方法，包括如下步骤：
21、s1、根据输入信号驱动功率管；
22、s2、经过第一延时后，采集并根据所述功率管的第一输出电压，辅助驱动功率管；
23、s3、经过第二延时后，采集并根据所述功率管的第二输出电压，完成功率管驱动。
24、经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种功率管防过冲驱动电路及驱动方法，首先根据输入信号通过直驱电路预先驱动功率管，使功率管产生初始输出电压；而后经过第一延时后，采集功率管的输出电压，用于通过预驱电路加快功率管的驱动速度；最后，经过第二延时后，再次采集功率管的输出电压，用于利用强驱电路直接快速完成功率管的驱动。
25、本申请提供的功率管放过冲驱动电路，结构简洁、易于实现，并能有效防止功率管驱动时产生过冲现象，进而降低功率管的损伤风险，提高功率管的可靠性。
本文档来自技高网...【技术保护点】
1.一种功率管防过冲驱动电路，其特征在于，包括依次串联的直驱电路、预驱电路和强驱电路；其中，
2.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述直驱电路包括第一PMOS管和第一NMOS管，
3.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述预驱电路包括第二PMOS管、第三PMOS管与第二NMOS管、第三NMOS管；
4.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述强驱电路包括第四PMOS管、第五PMOS管以及第四NMOS管和第五NMOS管；
5.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，获取输入信号后先进行反相。
6.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，还包括输出电压延时模块，用于设定采集所述功率管的输出电压的时间，包括第一延时和第二延时，其中，第一延时的时长小于第二延时的时长。
7.根据权利要求6所述的一种功率管防过冲驱动电路，其特征在于，所述输出电压延时模块包括第一反相器和第二反相器，所述功率管的输出端依次与第一反相器
8.根据权利要求7所述的一种功率管防过冲驱动电路，其特征在于，所述第二反相器依次串联第三反相器、第四反相器、第五反相器与电容，所述电容的另一端接入供电电压，以所述第五反相器与所述电容间的公共节点作为输出电压采集点，以实现第二延时。
9.根据权利要求6所述的一种功率管防过冲驱动电路，其特征在于，所述输出电压延时模块通过RC进行延时。
10.一种功率管防过冲驱动方法，其特征在于，包括如下步骤：
...【技术特征摘要】
1.一种功率管防过冲驱动电路，其特征在于，包括依次串联的直驱电路、预驱电路和强驱电路；其中，
2.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述直驱电路包括第一pmos管和第一nmos管，
3.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述预驱电路包括第二pmos管、第三pmos管与第二nmos管、第三nmos管；
4.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，所述强驱电路包括第四pmos管、第五pmos管以及第四nmos管和第五nmos管；
5.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，获取输入信号后先进行反相。
6.根据权利要求1所述的一种功率管防过冲驱动电路，其特征在于，还包括输出电压延时模块，用于设定采集...
【专利技术属性】
技术研发人员：田园农，陈兵，赵江峰，汤必恕，顾志国，
申请(专利权)人：深圳安森德半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。