【技术实现步骤摘要】
根据本专利技术公开的实施例涉及存储器封装和包括存储器封装的存储器模块。
技术介绍
1、研究人员正在钻研以开发用于增加存储器件的数据储存能力和加速数据传输率的下一代存储器技术。
技术实现思路
1、本专利技术公开的实施例提供一种能够增加数据传输速度的有效数据通道总线技术。
2、本专利技术公开的实施例提供一种能够增加数据传输速度的存储器封装，所述存储器封装包括具有数据分散功能的缓冲芯片。
3、本专利技术公开的实施例提供一种能够增加数据传输速度的存储器模块，所述存储器模块包括一种存储器封装，所述存储器封装包括数据分散功能的缓冲芯片。
4、根据本专利技术公开的实施例，一种单存储器封装包括：封装基板；安装在所述封装基板上的至少一个存储芯片和缓冲芯片；位于所述存储芯片和所述缓冲芯片之间的m×n个接口数据通道总线；以及连接至所述缓冲芯片的(m×n)/2n个外部数据通道总线。在操作中，所述缓冲芯片通过所述接口数据通道总线从所述存储芯片接收数据，并通过所述外部数据通道总线提供所述数据。m、n和n是自然数。
5、根据本专利技术公开的另外的实施例，一种单存储器封装包括：封装基板；安装在所述封装基板上的第一存储芯片、第二存储芯片、和缓冲芯片；位于所述第一存储芯片和所述缓冲芯片之间的第一组n个接口数据通道总线；位于所述第二存储芯片和所述缓冲芯片之间的第二组n个接口数据通道总线；和连接至所述缓冲芯片的n个外部数据通道总线。所述第一存储芯片和所述缓冲芯片通过所述第一
6、根据本专利技术公开的另外的实施例，一种存储器模块包括：设置在模块基板上的驱动芯片和多个单存储器封装。每个所述单存储器封装包括：封装基板；安装在所述封装基板上的至少一个存储芯片和缓冲芯片；位于所述存储芯片和所述缓冲芯片之间的m×n个接口数据通道总线；以及连接至所述缓冲芯片的(m×n)/2n个外部数据通道总线。所述缓冲芯片通过所述接口数据通道总线从所述存储芯片接收数据，并通过所述外部数据通道总线提供所述数据。m、n和n是自然数。
本文档来自技高网...【技术保护点】
1.一种单存储器封装，包括：
2.根据权利要求1所述的单存储器封装，其中：
3.根据权利要求2所述的单存储器封装，其中，所述缓冲芯片从所述存储芯片接收M×N个数据，并顺序输出用于每个组的所述数据。
4.根据权利要求3所述的单存储器封装，
5.根据权利要求2所述的单存储器封装，其中，所述缓冲芯片从所述存储芯片接收M×N个所述数据，并交替输出每组数据。
6.根据权利要求5所述的单存储器封装，
7.根据权利要求1所述的单存储器封装，其中，所述接口数据通道总线还包括至少两个伪通道总线。
8.根据权利要求7所述的单存储器封装，其中，所述缓冲芯片向所述伪通道总线提供种子信号，以执行随机加扰操作。
9.根据权利要求1所述的单存储器封装，其中：
10.根据权利要求9所述的单存储器封装，其中，所述存储芯片和所述缓冲芯片通过键合线电连接至所述封装基板。
11.根据权利要求1所述的单存储器封装，其中：
12.根据权利要求11所述的单存储器封装，其中：
13.根
14.根据权利要求13所述的单存储器封装，还包括垂直穿过所述缓冲芯片的通孔。
15.根据权利要求1所述的单存储器封装，其中：
16.根据权利要求15所述的单存储器封装，其中，所述存储器逻辑芯片和所述缓冲芯片被集成到一个封装中。
17.根据权利要求15所述的单存储器封装，其中，所述存储器逻辑芯片被堆叠在所述缓冲芯片上，以及所述存储器核心芯片被堆叠在所述存储器逻辑芯片上。
18.一种单存储器封装，包括：
19.根据权利要求18所述的单存储器封装，其中：
20.一种存储器模块，包括：
...【技术特征摘要】
1.一种单存储器封装，包括：
2.根据权利要求1所述的单存储器封装，其中：
3.根据权利要求2所述的单存储器封装，其中，所述缓冲芯片从所述存储芯片接收m×n个数据，并顺序输出用于每个组的所述数据。
4.根据权利要求3所述的单存储器封装，
5.根据权利要求2所述的单存储器封装，其中，所述缓冲芯片从所述存储芯片接收m×n个所述数据，并交替输出每组数据。
6.根据权利要求5所述的单存储器封装，
7.根据权利要求1所述的单存储器封装，其中，所述接口数据通道总线还包括至少两个伪通道总线。
8.根据权利要求7所述的单存储器封装，其中，所述缓冲芯片向所述伪通道总线提供种子信号，以执行随机加扰操作。
9.根据权利要求1所述的单存储器封装，其中：
10.根据权利要求9所述的单存储器封装，其中，所述存储芯...
【专利技术属性】
技术研发人员：崔源夏，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。